在工廠環境中

，4mA至20mA模擬電流環路很常見。雖然各種應用中的基本信號調製均相同，但帶寬要求卻有很大的不同。工廠控製係統可能需要幾百Hz環路帶寬(來自位置和位移傳感器)，而典型的過程控製係統僅需幾Hz更新速率，且一般都支持HART(可尋址遠程傳感器高速通道)。HART協議允許在傳統的模擬4mA至20mA電流環路內實現雙向1.2/2.2 kHz FSK(頻移鍵控)調製數字通信。設計同時滿足兩種情況的4mA至20mA輸入可能會有一定難度。圖1中的電路圖是一個支持HART的模擬輸入的傳統部署方法。


圖中，R1和RSENSE組成一個250Ω係統端接阻抗。HART FSK信號從該處到HART調製解調器為交流耦合。通過精密100Ω的RSENSE電阻，將4mA至20mA模擬信號轉換為0.4V至2V信號。然後，模擬低通濾波器衰減模擬信號中的HART FSK成分，接著將其輸入ADC。二階低通模擬濾波器帶寬為25Hz，滾降為-40dB/十倍頻程。該電路符合HART規範

，可將HART FSK信號衰減至4mA至20mA滿量程以下超過-60dB電平，確保HART FSK通信輸入擾動不超過0.1%。

另一方麵，該模擬低通濾波器在係統輸入端的滿量程跳變之後，建立至0.1%以內需大約70ms。這種較長的建立時間和低帶寬性能不適合要求高速工作且不需要HART通信的係統。確實可以旁路模擬濾波器
，但需要額外的模擬電路
，比如開關或多路複用器。圖2顯示了支持HART的模擬輸入的替代方案。


與上一個電路類似，HART FSK信號交流耦合至250Ω輸入阻抗
，而4mA至20mA信號通過100Ω的精密RSENSE電阻轉換為0.4V至2V信號。然而本電路中，一個輕度的低通濾波器將信號帶寬限製為27kHz左右
，以便為係統提供免疫性和電磁兼容性(EMC)。係統輸入端滿量程跳變後，濾波器在40μs時間內建立至0.1%。

信號會被傳遞到帶有內置數字濾波器的Σ-Δ型ADC，比如 ADI公司的AD7173。數字濾波器可編程設置為較慢的工作速度模式和最優HART FSK信號抑製模式，或者在要求快速模擬輸入時設置為快速工作模式。
[page]
AD7173支持多種工作模式。其中一種模式適合用來抑製HART FSK信號

，將SINC3濾波器的陷波頻率設為400Hz，或者可在較低HART FSK頻率(1.2kHz)時提供深濾波器陷波並可在較高頻率(2.2kHz)時提供大幅衰減的分數頻率。圖3中的曲線顯示該數字濾波器的頻率響應，及其與圖1中模擬濾波器的比較。

不幸的是

，真實情況遠沒有那麼簡單。當一條完整的消息經過HART發送後，HART FSK調製信號頻譜不僅在基頻調製頻率處包含電能，且在1.2kHz與2.2kHz載波之間、下方和上方包含頻率分量。圖4顯示了HART FSK消息在ADC輸入端的典型頻譜，以及通過SINC3濾波器以400Hz陷波衰減時的頻譜。本例中，主機發送HART命令3，從機響應該命令。


由圖4可以看出，HART消息的一部分(尤其在較低頻率處)依然可以出現在A/D輸出數據中。也就是說，可以輕鬆更改數字濾波器設置，以便實現HART FSK采樣輸入速度和抑製之間的正確平衡。圖5顯示了係統性能
，其測量值在4mA至20mA滿量程範圍內以百分比誤差表示
，同時比較模擬濾波器(圖1)和SINC3數字濾波器(圖2)的係統速度。


monilvboqizaiyingjianzhongguding
，bingjuyougudingdejianlishijian。duiyuxitongshuruduandekuaisubianhuamonixinhaoeryan，monilvboqishuchuwuchayouqijiaomandejianlishijianjueding。liru，ruguoxitongshurumei40ms改變滿量程，則濾波器輸出不會建立至正確值1%以內。對於較慢的輸入信號而言，模擬濾波器輸出誤差由其抑製HART FSK信號低頻分量的能力決定。對於典型HART命令3消息而言，該誤差測量值約為4mA至20mA滿量程的0.09%。

此外，數字SINC3濾波器的建立時間是一個用戶設置的參數，濾波器輸出誤差是由於HART FSK調製對應的濾波器設置決定的。例如
，400 Hz陷波的SINC3濾波器對應7.5ms建立時間，當傳輸HART命令3時，A/D上測得的擾動不足4mA至20mA滿量程的0.4%。在具有四個模擬輸入的係統中，SINC3濾波器在通道之間順序切換。同樣的400Hz陷波SIN3濾波器現在需要4×7.5= 30ms才能掃描全部四個通道。這便是四通道係統的曲線在30ms處均顯示出約為0.4%誤差的原因。

對於更精確的4mA至20mA輸入而言，SINC3濾波器可設為30ms建立時間，該設置對應100Hz陷波且將HART信號抑製在不足滿量程的0.1%。如果速度更為重要，則6ms建立時間(約500Hz陷波)的SINC3濾波器依然可以將HART通信信號抑製在4mA至20mA輸入的0.5%以下。此外，如果隻要求速度且無需進行HART通信
，則前文提及的AD7173能夠以每通道161μs的建立時間達到3 ksps的采樣速率。

傳(chuan)統(tong)的(de)模(mo)擬(ni)低(di)通(tong)濾(lv)波(bo)器(qi)較(jiao)容(rong)易(yi)理(li)解(jie)，而(er)某(mou)些(xie)情(qing)況(kuang)下(xia)，每(mei)通(tong)道(dao)略(lve)為(wei)增(zeng)加(jia)幾(ji)個(ge)元(yuan)器(qi)件(jian)可(ke)在(zai)多(duo)通(tong)道(dao)係(xi)統(tong)中(zhong)實(shi)現(xian)較(jiao)好(hao)的(de)模(mo)擬(ni)輸(shu)入(ru)性(xing)能(neng)。另(ling)一(yi)方(fang)麵(mian)
，Σ-Δ型ADC的集成數字SINC濾波器具有極大的靈活性，而這種靈活性是一路直到終端係統用戶都可提供的。數字解決方案所需硬件較少，並且若設置得當

，則其在HART FSK信號濾波性能方麵優於單通道係統中的模擬解決方案，而與最多四通道的係統相比具有接近或更佳的性能。

相關閱讀：

正六邊形微帶低通濾波器的設計
抗幹擾雜訊“神器”：程控濾波器的設計
寬阻帶共麵帶狀紙低通濾波器的設計