一般作單鍵觸發使用時，如果IC本身沒有內接電阻，為了使單鍵維持在不被觸發的狀態或是觸發後回到原狀態，必須在IC外部另接一電阻。

數字電路有三種狀態：高電平
、低電平
、和高阻狀態
，有些應用場合不希望出現高阻狀態，可以通過上拉電阻或下拉電阻的方式使處於穩定狀態

，具體視設計要求而定。

一般的I/O端口

，有的可以設置

，而有的不可以設置；有的是內置
，而有的是需要外接，I/O端口的輸出類似與一個三極管的C，當C接通過一個電阻和電源連接在一起的時候
，該電阻成為上C拉電阻，也就是說，如果該端口正常時為高電平，C通tong過guo一yi個ge電dian阻zu和he地di連lian接jie在zai一yi起qi的de時shi候hou，該gai電dian阻zu稱cheng為wei下xia拉la電dian阻zu
，使shi該gai端duan口kou平ping時shi為wei低di電dian平ping
，作zuo用yong類lei似si於yu當dang一yi個ge接jie有you上shang拉la電dian阻zu的de端duan口kou設she為wei輸shu如ru狀zhuang態tai時shi，他ta的de常chang態tai就jiu為wei高gao電dian平ping，用yong於yu檢jian測ce低di電dian平ping的de輸shu入ru。

上(shang)拉(la)電(dian)阻(zu)是(shi)用(yong)來(lai)解(jie)決(jue)總(zong)線(xian)驅(qu)動(dong)能(neng)力(li)不(bu)足(zu)時(shi)提(ti)供(gong)電(dian)流(liu)的(de)。一(yi)般(ban)說(shuo)法(fa)是(shi)拉(la)電(dian)流(liu)，下(xia)拉(la)電(dian)阻(zu)是(shi)用(yong)來(lai)吸(xi)收(shou)電(dian)流(liu)的(de)。長(chang)線(xian)傳(chuan)輸(shu)中(zhong)電(dian)阻(zu)不(bu)匹(pi)配(pei)容(rong)易(yi)引(yin)起(qi)反(fan)射(she)波(bo)幹(gan)擾(rao)，加(jia)上(shang)下(xia)拉(la)電(dian)阻(zu)是(shi)電(dian)阻(zu)匹(pi)配(pei)，有(you)效(xiao)的(de)抑(yi)製(zhi)反(fan)射(she)波(bo)幹(gan)擾(rao)。電(dian)阻(zu)串(chuan)聯(lian)才(cai)是(shi)實(shi)現(xian)阻(zu)抗(kang)匹(pi)配(pei)的(de)好(hao)方(fang)法(fa)。通(tong)常(chang)線(xian)阻(zu)的(de)數(shu)量(liang)級(ji)都(dou)在(zai)幾(ji)十(shi)ohm，如果加上下拉的話
，功耗太大。

電阻串聯和拉電阻都是阻抗匹配的方法，隻是使用範圍不同，依電路工作頻率而定，當TTL電路驅動COMS電路時
，如果TTL電路輸出的高電平低於COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

但需要注意的是，這種方法並不建議采用，因為其有兩個缺點：

1、TTL輸出地電平時，功耗大。

2、TTL輸出高電平時
，上拉電源可能會有電流灌到TTL電路的電源，影響係統穩定性。

對於高速電路，過大的上拉電阻可能邊沿變平緩。做輸入時，上拉電阻又不吸收電流。做輸出時
，驅動電流為電路輸出電流+上拉通道輸出電流。電阻的容性特征很小，可忽略。

下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。當輸出高電平時，開關管怎麼回關斷呢
？CMOS電路的輸出級基本上是推拉輸出地電平時，下麵的MOSFET關斷，上麵的導通。高電平時反過來。該條隻適合OC電路。

本ben文wen基ji於yu電dian路lu高gao手shou的de經jing驗yan

，為wei大da家jia解jie釋shi了le上shang拉la電dian阻zu以yi及ji下xia拉la電dian阻zu在zai電dian子zi電dian路lu設she計ji中zhong起qi到dao的de重zhong要yao作zuo用yong，並bing對dui其qi中zhong的de原yuan理li進jin行xing了le詳xiang細xi的de介jie紹shao。可ke以yi看kan到dao，上shang拉la電dian阻zu在zai電dian路lu中zhong最zui主zhu要yao的de作zuo用yong就jiu是shi穩wen定ding電dian流liu，因yin此ci對dui電dian路lu的de整zheng體ti設she計ji穩wen定ding也ye有you著zhe一yi定ding的de作zuo用yong。

相關閱讀：

實例分析：上拉電阻取值過高或過低會發生的情況
設計技巧：上拉電阻如何搞定單片機抗幹擾
疑問解答：IO引腳用上拉電阻搭配拉電流負載影響多大？