DFT keyijiangditongguowentiqijiandefengxian，ruguozuizhongzaishijiyingyongzhongcaifaxianqijianyouquexian，suochanshengdechengbenjiangyuanyuangaoyuzaizhizaojieduanfaxiandechengben。tahainengbimiantichuwuquexianqijian，congertigaolianglv。charu DFT 亦能縮短與測試開發相關的時間，並減少測試裝配好的芯片所需的時間。

 

DFT 是電子行業的警鍾
，它采用自動測試模式生成器 (ATPG) 和存儲內置自測試 (MBIST)，是在芯片上插入測試結構（例如掃描鏈、MBIST 結構或壓縮/解壓邏輯）。掃描鏈通過串行移位寄存器增加了可控性和可觀察性。借助掃描鏈，測試電路的工作得到簡化和縮減。使用 ATPG 工具自動生成測試模式能夠減少耗時繁瑣的測試向量創建任務。

 

當設計經過功能驗證後，片上測試架構（或掃描鏈）會hui在zai門men級ji的de基ji礎chu上shang被bei插cha入ru，執zhi行xing此ci操cao作zuo時shi必bi須xu小xiao心xin謹jin慎shen，因yin為wei這zhe可ke能neng會hui影ying響xiang芯xin片pian的de功gong能neng正zheng確que性xing。設she計ji更geng改gai需xu要yao進jin行xing門men級ji驗yan證zheng

，以yi確que保bao設she計ji完wan整zheng性xing未wei受shou影ying響xiang。測ce試shi將jiang由you測ce試shi模mo式shi的de長chang序xu列lie執zhi行xing，這zhe是shi一yi項xiang計ji算suan密mi集ji型xing任ren務wu，比bi寄ji存cun器qi傳chuan輸shu級ji (RTL) 驗證繁瑣得多。

 

值得一提的是
，從設計角度而言，創建並插入 DFT 結jie構gou是shi一yi項xiang十shi分fen簡jian單dan的de工gong作zuo。不bu過guo，從cong密mi度du和he規gui模mo的de層ceng麵mian來lai看kan，設she計ji規gui模mo會hui增zeng加jia，同tong時shi測ce試shi設she計ji所suo需xu的de測ce試shi模mo式shi數shu量liang也ye會hui使shi設she計ji規gui模mo大da大da增zeng加jia。

 

 

當設計尺寸達到數億門時
，基於軟件仿真器的驗證對於門級檢查而言速度過於緩慢。DFT 方fang法fa隻zhi會hui讓rang事shi情qing變bian得de更geng糟zao。如ru果guo這zhe些xie負fu擔dan還hai能neng夠gou應ying付fu
，那na麼me優you先xian使shi用yong軟ruan件jian仿fang真zhen陣zhen列lie來lai推tui進jin流liu片pian有you助zhu於yu設she計ji工gong程cheng師shi的de工gong作zuo，但dan會hui為wei測ce試shi工gong程cheng師shi帶dai來lai阻zu礙ai。芯xin片pian通tong常chang隻zhi進jin行xing極ji少shao的de DFT 驗證就進行流片，而在流片後才執行徹底的 DFT 測試
，這時要修複設計缺陷為時已晚。

 

DFT 驗yan證zheng具ju有you多duo種zhong形xing式shi，包bao括kuo需xu要yao驗yan證zheng的de自zi定ding義yi初chu始shi化hua模mo式shi。它ta可ke以yi是shi由you自zi動dong測ce試shi模mo式shi生sheng成cheng器qi工gong具ju插cha入ru的de片pian上shang時shi鍾zhong控kong製zhi器qi
，這zhe需xu要yao在zai模mo式shi執zhi行xing期qi間jian進jin行xing動dong態tai驗yan證zheng
；也可以是為 MBIST 添加的邏輯
，這通常需要對測試模式的相關邏輯進行功能驗證。SoC kenengbaokuoyigezidingyichushihuamoshi，cimoshinenggoupeizhiceshibingwanchengconggongnengmoshidaoceshimoshidezhuanhuan。qitaceshimoshikenenghuicaiyongdigonghaojishu，ceshiqijian
，xinpiandeyibufenjiangjinrudigonghaomoshi，zhejiuxuyaozaishidangqingkuangxiadeyouxiaoceshijiegou。

 

 

硬件加速能夠縮短執行徹底 DFT 驗證所需的仿真周期。同時還能驗證各種規模和複雜性的芯片的功能。

 

30 年nian來lai，人ren們men一yi直zhi使shi用yong硬ying件jian加jia速su仿fang真zhen部bu署shu可ke重zhong複fu編bian程cheng的de硬ying件jian來lai增zeng加jia驗yan證zheng周zhou期qi
，而er新xin的de部bu署shu模mo式shi使shi這zhe項xiang技ji術shu成cheng為wei更geng可ke行xing的de驗yan證zheng工gong具ju，同tong時shi也ye為wei“App”defangfadiandingjichu。duiyurengshoukunyujiyuruanjianfangzhenqijinxingyanzhengdexinpianshejituanduieryan，jinqituichudeyixieyingjianjiasufangzhenyingyongchengxuwuyishigehaoxiaoxi。DFT App 能夠加速需要進行全麵門級仿真的芯片設計進程。借助自動生成的模式
，設計團隊能夠縮短整個模式開發周期。

 

zheleiyingjianjiasufangzhendekekuozhanyingjianhebianyiqinenggouduiqianrulesaomiaoheqitaceshijiegoudedaxingmenjishejijinxingceshimoshiyanzheng。tajuyouchusexingneng
，nenggouyunxinggengduofangzhenzhouqi，jiakuai DFT 分析。DFT App 支持行業標準 STIL 格式文件，可以與其他工具協同工作，STIL 文件可用於生產測試程序以便在製造過程中發現受損芯片。

 

用於硬件加速仿真的 DFT App 改變了硬件加速器在開發階段的編譯流程和運行時間。這將為編譯流程和運行時間帶來重大變化。具有掃描和 MBIST 結構的門級設計被載入硬件加速仿真的編譯器。編譯器創建了用於讀取Stil文件中測試向量的測試結構，然後將這些向量應用到可綜合的待測器件 (DUT) 以及進行輸出比較。編譯器將用戶網表重新編譯並合成到一個能夠兼容硬件加速仿真的結構化描述中。編譯器創建了用於讀取Stil文(wen)件(jian)中(zhong)測(ce)試(shi)向(xiang)量(liang)的(de)測(ce)試(shi)結(jie)構(gou)，然(ran)後(hou)將(jiang)這(zhe)些(xie)測(ce)試(shi)向(xiang)量(liang)用(yong)到(dao)可(ke)綜(zong)合(he)的(de)待(dai)測(ce)設(she)計(ji)上(shang)，再(zai)將(jiang)網(wang)表(biao)重(zhong)新(xin)編(bian)譯(yi)並(bing)合(he)成(cheng)到(dao)一(yi)個(ge)能(neng)夠(gou)兼(jian)容(rong)硬(ying)件(jian)加(jia)速(su)仿(fang)真(zhen)的(de)結(jie)構(gou)化(hua)描(miao)述(shu)中(zhong)。測(ce)試(shi)控(kong)製(zhi)架(jia)構(gou)還(hai)包(bao)括(kuo)比(bi)較(jiao)輸(shu)出(chu)的(de)機(ji)製(zhi)。參(can)見(jian)圖(tu) 1。

 

圖 1：經 DFT App 修改後的編譯流程。

 

調用時

，設計和測試平台被映射到硬件加速器中。在運行期間，硬件加速仿真從 STIL 文件中提取測試向量，然後將其應用於 DUT 並比較輸出
，這一切都是以硬件加速仿真的速度完成。參見圖 2。

 

圖 2：顯示主機 PC 和硬件加速器操作分解的運行時間方框圖。

 

DFT App 可執行完整的 DFT 驗證模式設置，從而縮短模式開發周期。通過結合可處理多達數十億個門的可擴展硬件加速仿真平台以及支持 DFT 方法的編譯器，能夠對已嵌入掃描和其他測試結構的大型門級設計進行測試模式驗證。

 

完成芯片製造後
，相同的 STIL 文件亦能夠在測試車間使用。將測試向量載入 ATE，對芯片執行測試

，並將響應結果與 STIL 文件中的預期數值相比較。

 

 

硬件加速仿真的執行速度比軟件仿真高出幾個數量級，而不是小幅增加。在硬件加速仿真中運行 DFT 模式時
，某些衡量標準提高了四到五個數量級。參見表 1。

 

表 1：體現了性能改進的 DFT App 基準數據對比

 

對於軟件仿真器通常需要三個月才能完成的測試，硬件加速仿真隻需兩小時就能完成
，從而可在芯片流片前對測試向量和 DFT 邏輯進行完整驗證。將 DFT App 應用於硬件加速仿真中，拓展了使用方式、提高性能，並幫助驗證工程師規避風險。借助硬件加速器的強大功能，DFT 工程師現在已能使用“App”來確保芯片適合進入製造流程。