菜鳥入門必看：吐血整理的DSP入門問題【下篇】-電源管理-電子元件技術網

你的位置：首頁 > 電源管理 > 正文

菜鳥入門必看：吐血整理的DSP入門問題【下篇】

發布時間：2015-02-13 責任編輯：sherryyu

【導讀】先前小編為大家整理了關於DSP初級學習常見問題的上半部分，今jin天tian小xiao編bian繼ji續xu為wei大da家jia送song福fu利li，帶dai來lai這zhe些xie常chang見jian問wen題ti的de下xia半ban部bu分fen。本ben文wen內nei容rong大da多duo來lai自zi於yu新xin手shou們men在zai初chu學xue時shi期qi比bi較jiao關guan心xin的de問wen題ti和he最zui常chang見jian的de疑yi問wen，詳xiang細xi到dao介jie紹shao初chu學xue需xu要yao看kan的de文wen檔dang哦o~涵蓋麵十分之廣。如果你也對學習DSP抱有興趣，不妨來看看本篇文章來打下堅實的基礎吧。

菜鳥入門必看：吐血整理的DSP入門問題【上篇】

http://wap.0-fzl.cn/motor-art/80025657

1、DSP芯片有多大的驅動能力?

DSP的驅動能力較強，可以不加驅動，連接8個以上標準TTL門。

2、如何將USB同DSP相接?

USB是正在發展的一種高速串行總線。DSP同USB的連接有以下方法：

利用USB接口芯片同DSP連接，通過DSP的程序實現USB的協議。此種方式，程序設計較複雜，但數據交換速度可以有保障；

利用USB控製芯片同DSP連接，USB控製芯片實現USB的連接，同時通過I/O口或FIFO同DSP交換數據。此種方式，程序簡單，但由於USB控製芯片的速度有限，數據交換速度同硬件選擇有關；

3、在DSP係統中為什麼要使用CPLD?

DSP的速度較快，要求譯碼的速度也必須較快。利用小規模邏輯器件譯碼的方式，已不能滿足DSP係統的要求。同時，DSP係統中也經常需要外部快速部件的配合，這些部件往往是專門的電路，有可編程器件實現。CPLD的時序嚴格，速度較快，可編程性好，非常適合於實現譯碼和專門電路。

4、DSP係統構成的常用芯片有哪些?

電源：TPS73HD3xx，TPS7333，TPS56100，PT64xx...

Flash：AM29F400，AM29LV400...

SRAM：CY7C1021，CY7C1009，CY7C1049...

FIFO:CY7C425，CY7C42x5...

Dualport：CY7C136，CY7C133，CY7C1342...

SBSRAM：CY7C1329，CY7C1339...

SDRAM：HY57V651620BTC...

CPLD：CY37000係列，CY38000係列，CY39000係列...9)PCI：PCI2040，CY7C09449...

USB：AN21xx，CY7C68xxx...

5、DSP為什麼要初始化?

DSP在RESET後，許多的寄存器的初值一般同用戶的要求不一致，例如：等待寄存器，SP，中斷定位寄存器等，需要通過初始化程序設置為用戶要求的數值。初始化程序的主要作用：

（1）設置寄存器初值。

（2）建立中斷向量表。

（3）外圍部件初始化。

6、如何判斷DSP能正常的工作。

最簡單的辦法是測量它的clkout腳輸出是否正常。

[page]

7、JTAG頭的使用會遇到哪些情況

（1）CLKOUT沒有輸出。

（2）Emu0，Emu1需要上拉。

（3）TCK的頻率為10M。

（4）在3.3VDSP中，PD腳為3.3V供電，但是仿真器上需要5V電壓供電，所以仿真器盒上需要單獨供電。

（5）仿真多片DSP。在使用菊花鏈的時候，第一片DSP的TDO接到第二片DSP的TDI即可。注意當串聯DSP比較多的時候，信號線要適當的增加驅動。

8、有源晶振與晶體的區別，應用範圍及用法

（1）晶體需要用DSP片內的振蕩器，在datasheet上有建議的連接方法。晶體沒有電壓的問題，可以適應於任何DSP，建議用晶體。

（2）有源晶振不需要DSP的內部振蕩器，信號比較穩定。有源晶振用法：一腳懸空，二腳接地，三腳接輸出，四腳接電壓。

9、程序經常跑飛的原因

（1）程序沒有結尾或不是循環的程序。

（2）nmi管腳沒有上拉。

（3）在看門狗動作的時候程序會經常跑飛。

（4）程序編製不當也會引起程序跑飛。5)硬件係統有問題。

10、為什麼需要電平變換?

（1）DSP係統中難免存在5V/3.3V混合供電現象；

（2）I/O為3.3V供電的DSP，其輸入信號電平不允許超過電源電壓3.3V；

（3）5V器件輸出信號高電平可達4.4V；

（4）長時間超常工作會損壞DSP器件；

（5）輸出信號電平一般無需變換

11、電平變換的方法

總線收發器(BusTransceiver)：

常用器件：SN74LVTH245A(8位)、SN74LVTH16245A(16位)。

特點：3.3V供電，需進行方向控製，延遲：3.5ns，驅動：-32/64mA，輸入容限：5V。

應用：數據、地址和控製總線的驅動。

總線開關(BusSwitch)

常用器件：SN74CBTD3384(10位)、SN74CBTD16210(20位)。

特點：5V供電，無需方向控製，延遲：0.25ns，驅動能力不增加。

應用：適用於信號方向靈活、且負載單一的應用，如McBSP等外設信號的電平變換。

2選1切換器(1of2Multiplexer)

常用器件：SN74CBT3257(4位)、SN74CBT16292(12位)。

特點：實現2選1，5V供電，無需方向控製，延遲：0.25ns，驅動能力不增加。

應用：適用於多路切換信號、且要進行電平變換的應用，如雙路複用的McBSPCPLD，3.3V供電，但輸入容限為5V，並且延遲較大：>7ns，適用於少量的對延遲要求不高的輸入信號。

電阻分壓

10KΩ和20KΩ串聯分壓，5V×20÷(10+20)≈3.3V。

12、硬件調試要檢查關鍵信號的狀態是否正確?

這些信號有：EMU0/1、TRST；READY、RESET、HOLD、MP/MC。可屏蔽或不可屏蔽的中斷。如果狀態不正確，可能會掛起仿真器或調試軟件。

13、時鍾電路選擇原則

（1）係統中要求多個不同頻率的時鍾信號時，首選可編程時鍾芯片；

（2）單一時鍾信號時，選擇晶體時鍾電路；

（3）多個同頻時鍾信號時，選擇晶振；

（4）盡量使用DSP片內的PLL，降低片外時鍾頻率，提高係統的穩定性；

（5）C6000、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片內無振蕩電路，不能用晶體時鍾電路；

（6）VC5401、VC5402、VC5409和F281x等DSP時鍾信號的電平為1.8V，建議采用晶體時鍾電路

[page]

14、一個完整的單DSP應用係統包括哪些方麵？

DSP芯片：DSPs的核心運算單元

電源模塊：給DSP以及外圍元件提供電壓和監控的功能模塊

時鍾電路：給DSP提供CLK輸入；驅動其他需要時鍾的元件

存儲器：存儲數據和程序(SRAM/SDRAM/SBSRAM/ZBTRAM/FLASH)

輸入輸出模塊：執行數據的傳輸(串口/USB/CAN/Ethernet/AD/DA)

多處理器接口：多CPU協同工作的接口(HPI/PCI/雙口RAM)

15、如何開始調試一個DSP係統

先不焊接器件，用萬用表量電源和地看是否短路；

先焊電源部分，看電源輸出是否正常；

焊晶振和複位電路、調試。焊接DSP並對其進行調試；

加RAM，調試；

加FLASH，調試；

16、如何開始TIDSP的硬件開發

根據應用領域選擇TI推薦的DSP類型。

參考對應的DSP之EVM板，DSK等原理圖，完成DSP最小係統的搭建。

根據具體應用需要，選擇外圍電路的擴展，一般如語音、視頻、控製等領域均有成熟的電路可以從TI網站得到。外圍電路與DSP的接口可參看EVM或DSK，以及所選外圍電路芯片的典型接口設計原理圖；最好外圍電路芯片也選擇TI的，這樣的話不管硬件接口有現成原理圖、很多連DSP與其接口的基本控製源碼都有。

地址譯碼、IO擴展等用CPLD或者FPGA來做，將DSP的地址線、數據線、控製信號線如IS/PS/DS等都引進去有利於調試。

17、DSP的上電順序

F2812：I/O先上電，核後上電；

其他：Core先上電，IO後上電；

在Vcore和Vio之間可以添加二極管來保護；

18、Flash編程電壓和PLLV有什麼特殊要求

Flash編程電壓跟PLLV對電壓的穩定以及幹淨有嚴格的要求，在設計電路板的時候需要正確的按照DATASHEET推薦來做。

19、模擬電路/數字電路的隔離

為了提高係統的穩定性，數字部分和模擬部分必須獨立供電，最後模擬的跟數字的單點連接。

20、存儲器的地址線、數據線等效交換

為了保證PCB布線時的流暢以及防止打過多的過孔，可以利用存儲器特性進行等效交換，原則如下：

DSP外部存儲器接口的數據總線為DD；

存儲器芯片的數據總線為MD[J]；

DSP外部存儲器接口的地址總線為DA[K]；

存儲器芯片的地址總線為MA[L]數據總線可以等效交換時：I不等於J；

地址總線可以等效交換時：K不等於J；

SRAM的數據可以等效交換

SDRAM：數據線字節對應，字節內可以打亂；

ZBTSRAM：地址線[1:0]必須對應，其餘地址線可打亂。數據線字節對應，其他可打亂；

21、DSP主板設計的一般步驟是什麼?需要特別注意的問題有哪些？

選擇芯片；設計時序，設計PCB。

需要特別注意的是時序和布線。

DSP係統如何消除信號幹擾、靜電幹擾等問題。

消除幹擾：模擬和數字分開，多層板，電容濾波。

靜電幹擾：一般情況下，機殼接大地，即能滿足要求。特殊情況下，電源輸入、數字量輸入串接專用的防靜電器件。

22、如何降低和克服PCB布線對模擬信號失真和串音的影響？

（1）模擬信號與模擬信號之間的幹擾：布線時模擬信號盡量走粗一些，如果有條件，2個模擬信號之間用地線間隔。

（2）數字信號對模擬信號的幹擾：數字信號盡量遠離模擬信號，數字信號不能穿越模擬地。

23、JTAG接頭的設計

DSP內部有EMU0/EMU1有弱上拉，如果走線過遠則需要額外接10K~30K的電阻進行上拉。

至此，關於DSP入門相關問題就全部講解完畢了，在看過本篇文章之後，各位是不是更堅定了自己學習DSP的信心呢？小編將繼續關注適合新手學習的資料，並整理成文章，幫助大家加快學習的步伐，並且走更少的彎路。

要采購晶體麼，點這裏了解一下價格!

上一篇：二極管與電容如何發力，使反激電源達到90%效率

下一篇：專家剖析：TDD/FDD-LTE上下行架構及底層的差異化

特別推薦

技術文章更多>>

技術白皮書下載更多>>

熱門搜索

友情鏈接(QQ：317243736)

我愛方案網 ICGOO元器件商城創芯在線檢測芯片查詢天天IC網電子產品世界無線通信模塊控製工程網電子開發網電子技術應用與非網世紀電源網 21ic電子技術資料下載電源網電子發燒友網中電網中國工業電器網連接器礦山設備網工博士智慧農業工業路由器天工網乾坤芯電子元器件采購網亞馬遜KOL 聚合物鋰電池工業自動化設備企業查詢工業路由器元器件商城連接器 USB中文網今日招標網塑料機械網農業機械中國IT產經新聞網高低溫試驗箱

關閉

關閉