利用Verilog HDL硬件描述語言在fpga中實現了電機控製邏輯，主要包括脈衝控製信號產生、加減速控製、編碼器反饋信號的辨向和細分、絕對位移記錄、限位信號保護邏輯等。論文中給出了fpga內部一些核心邏輯單元的實現

，並利用QuartusⅡ、Modelsim SE軟件對關鍵邏輯及時序進行了仿真。實際使用表明該控製器可以很好控製多軸電機的運動
，並且能夠實現高精度地位置控製。

 

隨著電機廣泛地應用於數字控製係統中
，對電機控製的實時性和精度上的要求越來越高。如何靈活、有效地控製電機的運行成為研究的主要方向。文中采用現場可編程邏輯門陣列(Field Programmable Gate Array
，fpga)，通過Verilog語言編程來實現電機的控製。利用fpga設計具有硬件設計軟件化、高度集成化、高工作頻率等優點。fpgazuidadetedianjiushilinghuo，shixiannixiangshixianderenheshuzidianlu
，keyidingzhigezhongdianlu
，jianshaoshouzhiyuzhuanyongxinpiandeshufu
，zhenzhengweizijidechanpinliangshendingzuo。zaishejideguochengzhongkeyilinghuodegenggaisheji
，erqietaqiangdadeluojiziyuanhejicunqiziyuankeyirangniqingsongdequfahuishejilinian。qibingxingzhixing
，yingjianshixiandefangshikeyiyingduishejizhongdaliangdegaosudianzixianlushejixuqiu。

 

 

多軸控製器與上位機、電機驅動器等配合使用，圖1為采用多軸控製器組成的控製係統總體示意圖。控製器接收上位機發送的控製指令
，分析處理並產生相應的方向信號
、脈衝信號給驅動器
，從而達到控製電機運行的目的。為了提高係統的控製精度，將電機的編碼器信號作為反饋信號輸入給控製器(內部實現自動辨向及四細分)。在zai各ge軸zhou運yun動dong過guo程cheng中zhong，專zhuan用yong控kong製zhi器qi對dui電dian機ji運yun行xing的de絕jue對dui位wei移yi進jin行xing記ji錄lu
，並bing且qie可ke以yi實shi時shi地di將jiang各ge軸zhou的de絕jue對dui位wei置zhi信xin息xi上shang傳chuan給gei上shang位wei機ji。另ling外wai在zai電dian機ji運yun行xing的de過guo程cheng中zhong，為wei了le保bao證zheng電dian機ji運yun行xing的de安an全quan性xing，控kong製zhi器qi還hai采cai用yong了le限xian位wei信xin號hao反fan饋kui實shi現xian全quan硬ying件jian保bao護hu措cuo施shi。

 

 

 

專用控製器由arm(LPC2214)、fpga(EP2C5T144C8)
、驅動器接口電路、編碼器接口電路、限位檢測電路和電源電路等組成

，如圖2為一個八軸電機控製器的硬件組成圖。arm通過串口實現與上位機之間的通信
，解析從上位機獲得的控製指令，並通過fpga產(chan)生(sheng)相(xiang)應(ying)輸(shu)出(chu)信(xin)號(hao)給(gei)驅(qu)動(dong)器(qi)接(jie)口(kou)，驅(qu)動(dong)器(qi)接(jie)口(kou)外(wai)接(jie)驅(qu)動(dong)器(qi)。編(bian)碼(ma)器(qi)信(xin)號(hao)作(zuo)為(wei)位(wei)置(zhi)反(fan)饋(kui)信(xin)號(hao)同(tong)編(bian)碼(ma)器(qi)接(jie)口(kou)相(xiang)連(lian)，形(xing)成(cheng)位(wei)置(zhi)環(huan)反(fan)饋(kui)。限(xian)位(wei)信(xin)號(hao)作(zuo)為(wei)安(an)全(quan)檢(jian)測(ce)信(xin)號(hao)同(tong)限(xian)位(wei)檢(jian)測(ce)接(jie)口(kou)相(xiang)連(lian)
，為(wei)整(zheng)個(ge)係(xi)統(tong)添(tian)加(jia)一(yi)道(dao)安(an)全(quan)保(bao)障(zhang)。

 

 

 

專用控製器在完成整個控製的過程中，arm隻負責指令解析、控製指令發送
、實時數據上傳等任務

，fpga才是多軸專用控製器的核心。通過Verilog HDL語言在fpga內部實現了加減速曲線
、編碼器信號辯向及四細分、絕對位移記錄等功能。圖3為電機控製的整體輸入、輸出信號圖，通過片選信號CS、讀有效信號rd_enable、寫有效圖信號wr_enable進行電機通道選擇。圖4給出了1#通道控製的fpga內部邏輯示意圖，下麵將逐一對各主要模塊進行詳細介紹。

 

 

 

為了更有效、更理想地控製電機的運行，在fpga內部設計了加減速曲線模塊。文中采用了一種近似指數加減速曲線的方法，如圖5為近似指數加速曲線，減速曲線與之對稱。速度等距分布
，那麼在該速度級上保持的時間不一樣場。為了簡化，用速度級數N與一個常數C的乘積去模擬並且保持的時間用不熟來代替。因此
，速度每升一級
，電機都要在該速度級上走NC步(其中N為該速度級數)。

 

 

建立兩個名為rom_pos、rom_div的ROM模塊
，如圖6所示，rom_pos為脈衝個數存儲器，rom_div為分頻值存儲器。通過相同的地址線將兩個存儲器連接起來
，使一個地址對應一組脈衝個數和分頻值。

 

fpga獲得方向信號、脈衝(距離)信號、目標分頻值之後.如果電機運行過程中不需要加減速
，直接以目標分頻值控製脈衝信號的發送即可。如果需要執行加減速，則fpga內部要調用加減速模塊。根據地址線獲取一組數據
，即脈衝個數pul_cnt和分頻值div_num，以div_num大小的分頻值發送pul_cnt個脈衝，然後再按照下一組數據值發送脈衝，直到分頻值達到目標分頻值為止，減速過程與加速過程對稱。當電機按照脈衝(距離)信號運行到一半行程的時候，如果分頻值還未達到目標分頻值，此時就要進行強製減速。

 

編寫仿真程序
，使兩個存儲器地址線相同，對存儲器地址address做加1運算，從而可一次性讀取兩個存儲器所對應存儲單元的數據。利用Modulesim仿真工具對加減速模塊進行功能仿真
，仿真結果如圖7所示，訪問一個存儲器地址就對應著一組脈衝個數和分頻值的輸出。

 

 

 

編碼器反饋信號由A
、B、Z三相信號組成。A
、B兩相信號相位相差90度，一個周期內A、B相信號會出現4種不同的組合狀態，根據這一特征可以對編碼器信號進行辯相和四細分處理。Z相信號為編碼器零位信號，當編碼器旋轉一圈，Z相就會有信號輸出。

 

在QuartusⅡ編譯環境下成功編譯之後，調用Modulesim仿真軟件，編寫仿真程序，使之產生全局時鍾
、複位信號、相位差為90度的A、B相信號和Z相信號。如圖8所示，給出了該多軸控製器中所采用的編碼器信號辯相及四細分的功能仿真圖。

 

 

多軸專用控製器可以將電機運行的絕對位移實時地上傳給上位機
，這一功能的實現就有賴於fpga中的絕對位移記錄部分的邏輯功能。在fpga內部設置一個絕對位移寄存器，用來對編碼器反饋信號(辨向四細分之後)進行計數運算。當編碼器信號的一個脈衝到來時
，根據辯向後的方向信號做不同的運算處理。方向為正則絕對位移寄存器的值就進行加1運算，否則進行減1運算
，從而達到對絕對位移進行記錄的目的。並且arm可(ke)以(yi)隨(sui)時(shi)讀(du)取(qu)該(gai)絕(jue)對(dui)位(wei)移(yi)寄(ji)存(cun)器(qi)的(de)值(zhi)
，然(ran)後(hou)將(jiang)其(qi)值(zhi)上(shang)傳(chuan)給(gei)上(shang)位(wei)機(ji)，從(cong)而(er)完(wan)成(cheng)實(shi)時(shi)上(shang)傳(chuan)電(dian)機(ji)運(yun)行(xing)位(wei)置(zhi)信(xin)息(xi)的(de)功(gong)能(neng)。編(bian)寫(xie)仿(fang)真(zhen)程(cheng)序(xu)對(dui)絕(jue)對(dui)位(wei)移(yi)寄(ji)存(cun)器(qi)進(jin)行(xing)功(gong)能(neng)仿(fang)真(zhen)，結(jie)果(guo)如(ru)圖(tu)9所示。

 

 

該方案成功已應用於某6軸Stewart平台運動控製中，在實現了0.1μm的運動定位精度的同時
，運動機構得到了很好的保護，多次實驗及實際使用中，該專用控製器運行安全可靠。