本技術文章將描述用於測量轉換器AC電dian源yuan抑yi製zhi性xing能neng的de技ji術shu
，由you此ci為wei轉zhuan換huan器qi電dian源yuan噪zao聲sheng靈ling敏min度du確que立li一yi個ge基ji準zhun。我wo們men將jiang對dui一yi個ge實shi際ji電dian源yuan進jin行xing的de簡jian單dan噪zao聲sheng分fen析xi，展zhan示shi如ru何he把ba這zhe些xie數shu值zhi應ying用yong於yu設she計ji當dang中zhong
，以yi驗yan證zheng電dian源yuan是shi否fou能neng滿man足zu所suo選xuan轉zhuan換huan器qi的de要yao求qiu。總zong之zhi，本ben文wen將jiang描miao述shu一yi些xie簡jian單dan的de指zhi導dao方fang針zhen，以yi便bian帶dai給gei用yong戶hu一yi些xie指zhi導dao，幫bang助zhu其qi為wei高gao速su轉zhuan換huan器qi設she計ji電dian源yuan。

 

當今許多應用都要求高速采樣模數轉換器(ADC)具有12位(wei)或(huo)以(yi)上(shang)的(de)分(fen)辨(bian)率(lv)，以(yi)便(bian)用(yong)戶(hu)能(neng)夠(gou)進(jin)行(xing)更(geng)精(jing)確(que)的(de)係(xi)統(tong)測(ce)量(liang)。然(ran)而(er)，更(geng)高(gao)分(fen)辨(bian)率(lv)也(ye)意(yi)味(wei)著(zhe)係(xi)統(tong)對(dui)噪(zao)聲(sheng)更(geng)加(jia)敏(min)感(gan)。係(xi)統(tong)分(fen)辨(bian)率(lv)每(mei)提(ti)高(gao)一(yi)位(wei)

，例(li)如(ru)從(cong)12位提高到13位，係統對噪聲的敏感度就會提高一倍。因此，對於ADC設計，設計人員必須考慮一個常常被遺忘的噪聲源——係統電源。ADC屬於 敏感型器件

，每個輸入(即模擬、時鍾和電源輸入)均應平等對待，以便如數據手冊所述，實現最佳性能。噪聲來源眾多
，形式多樣，噪聲輻射會影響性能。

 

圖1

 

當今電子業界的時髦概念是新設計在降低成本的同時還要“綠色環保”。具體到便攜式應用，它要求降低功耗、簡化熱管理、最大化電源效率並延長電池使用時間。然而，大多數ADC的(de)數(shu)據(ju)手(shou)冊(ce)建(jian)議(yi)使(shi)用(yong)線(xian)性(xing)電(dian)源(yuan)
，因(yin)為(wei)其(qi)噪(zao)聲(sheng)低(di)於(yu)開(kai)關(guan)電(dian)源(yuan)。這(zhe)在(zai)某(mou)些(xie)情(qing)況(kuang)下(xia)可(ke)能(neng)確(que)實(shi)如(ru)此(ci)，但(dan)新(xin)的(de)技(ji)術(shu)發(fa)展(zhan)證(zheng)明(ming)
，開(kai)關(guan)電(dian)源(yuan)可(ke)以(yi)也(ye)用(yong)於(yu)通(tong)信(xin)和(he)醫(yi)療(liao)應(ying)用(yong)(見參考文獻 部分的“How to Test Power Supply Rejection Ratio (PSRR) in an ADC”(如何測試ADC中的電源抑製比(PSRR)))。

 

本文介紹對於了解高速ADC電源設計至關重要的各種測試測量方法。為了確定轉換器對供電軌噪聲影響的敏感度，以及確定供電軌必須處於何種噪聲水平才能使ADC實現預期性能，有兩種測試十分有用：一般稱為電源抑製比(PSRR)和電源調製比(PSMR)。

 

 

yibanburenweidianyuanyinjiaoshishuru，danshijishangtaqueshishishuru。taduizaoshengheshizhendemingandukeyixiangshizhonghemonishuruyinjiaoyiyangmingan。jishijinrudianyuanyinjiaodexinhaoshijishangshizhiliu
，erqieyibanbuhuichuxianzhongfuxingbodong，danzhiliupianzhishangrengrancunzaiyoudingliangdezaoshengheshizhen。daozhizhezhongzaoshengdeyuanyinkenengshineibuyinsu，yekenengshiwaibuyinsu
，jieguohuiyingxiangzhuanhuanqidexingneng。

 

想想經典的應用案例，其中
，轉換器采樣時鍾信號中有噪聲或抖動。采樣時鍾上的抖動可能表現為近載波噪聲
，並且/或者還可能表現為寬帶噪聲。這兩種噪聲都取決於所使用的振蕩器和係統時鍾電路。即使把理想的模擬輸入信號提供給理想的ADC，時鍾雜質也會在輸出頻譜上有所表現，如圖2所示。

 

圖2. 采樣時鍾噪聲對理想數字化正弦波的影響

 

由該圖可以推論出是電源引腳。用一個模擬電源引腳(AVDD)代替圖2中的采樣時鍾輸入引腳。相同的原理在此同樣適用，即任何噪聲(近載波噪聲或寬帶噪聲)將以這種卷積方式出現在輸出頻譜上。然而，有一點不同；可以將電源引腳視為帶一個40 dB至60 dB的衰減器(具體取決於工藝和電路拓撲結構)的寬帶輸入引腳。在通用型MOS電路 結構中，任何源極引腳或漏極引腳在本質上都是與信號路徑相隔離的(呈阻性)，從而帶來大量衰減
，柵極引腳或信號路徑則不是這樣。假定該設計采用正確的 電路結構類型來使隔離效果達到最大化。在電源噪聲非常明顯的情況下，有些類型(如共源極)可能並不是十分合適，因為電源是通過阻性元件偏置的，而該阻性元件後來又連接到輸出 級，如圖3和圖4所示。AVDD引腳上的任何調製、噪聲等可能更容易表現出來
，從而對局部和/鄰近電路造成影響。這正是需要了解並探索轉換器PSRR數據的原因所在。

 

圖3. 不同的電路拓撲結構——實現方案A

 

圖4. 不同的電路拓撲結構——實現方案B

 

正如不同實現方式所示，存在寄生R、Cheshipeizaochengdebutongpinlvtexing。jizhu，gongyiyezaibuduanbianxiao，suizhegongyidebianxiao，keyongdaikuanjiuhuizengjia，keyongsulvyehuitisheng。kaolvdaozheyidian
，zheyiweizhegengdidedianyuanhegengxiaodeyuzhi。weici，weishenmebubadianyuanjiediandangzuogaodaikuanshurune，jiuxiangcaiyangshizhonghuomonishuruyinjiaoyiyangne
？

 

 

當供電軌上有噪聲時，決定ADC性能的因素主要有三個，它們是PSRR-dc、PSRR-ac和PSMR。PSRR-dc指電源電壓的變化與由此產生的ADC增益或失調誤差的變化之比值，它可以用最低有效位(LSB)的分數、百分比或對數dB (PSR = 20 × log10 (PSRR))來表示，通常規定采用直流條件。

 

但是，這種方法隻能揭示ADC的de一yi個ge額e定ding參can數shu隨sui電dian源yuan電dian壓ya可ke能neng會hui如ru何he變bian化hua，因yin此ci無wu法fa證zheng明ming轉zhuan換huan器qi的de穩wen定ding性xing。更geng好hao的de方fang法fa是shi在zai直zhi流liu電dian源yuan之zhi上shang施shi加jia一yi個ge交jiao流liu信xin號hao
，然ran後hou測ce試shi電dian源yuan抑yi製zhi性xing能neng(PSRR-ac)，從而主動通過轉換器電路耦合信號(噪聲源)。這種方法本質上是對轉換器進行衰減，將其自身表現為雜散(噪聲)，它會在某一給定幅度升高至轉換器 噪(zao)底(di)以(yi)上(shang)。其(qi)意(yi)義(yi)是(shi)表(biao)明(ming)在(zai)注(zhu)入(ru)噪(zao)聲(sheng)和(he)幅(fu)度(du)給(gei)定(ding)的(de)條(tiao)件(jian)下(xia)轉(zhuan)換(huan)器(qi)何(he)時(shi)會(hui)崩(beng)潰(kui)。同(tong)時(shi)
，這(zhe)也(ye)能(neng)讓(rang)設(she)計(ji)人(ren)員(yuan)了(le)解(jie)到(dao)多(duo)大(da)的(de)電(dian)源(yuan)噪(zao)聲(sheng)會(hui)影(ying)響(xiang)信(xin)號(hao)或(huo)加(jia)入(ru)到(dao)信(xin)號(hao)中(zhong)。PSMRzeyibutongdefangshiyingxiangzhuanhuanqi，tabiaomingdangyushijiademonishuruxinhaojinxingtiaozhishi，zhuanhuanqiduidianyuanzaoshengyingxiangdemingandu。zhezhongyingxiangbiaoxianweishijiayuzhuanhuanqideIF頻率附近的調製，如果電源設計不嚴 謹

，它可能會嚴重破壞載波邊帶。

 

總(zong)之(zhi)，電(dian)源(yuan)噪(zao)聲(sheng)應(ying)當(dang)像(xiang)轉(zhuan)換(huan)器(qi)的(de)任(ren)何(he)其(qi)他(ta)輸(shu)入(ru)一(yi)樣(yang)進(jin)行(xing)測(ce)試(shi)和(he)處(chu)理(li)。用(yong)戶(hu)必(bi)須(xu)了(le)解(jie)係(xi)統(tong)電(dian)源(yuan)噪(zao)聲(sheng)
，否(fou)則(ze)電(dian)源(yuan)噪(zao)聲(sheng)會(hui)提(ti)高(gao)轉(zhuan)換(huan)器(qi)噪(zao)底(di)，限(xian)製(zhi)整(zheng)個(ge)係(xi)統(tong)的(de)動(dong)態(tai)範(fan)圍(wei)。

 

 

圖6所示為在係統板上測量ADC PSRR的設置。分別測量每個電源
，以便更好地了解當一個交流信號施加於待測電源之上時
，ADC的動態特性。開始時使用一個高容值電容，例如100 µF非極化電解質電容。電感使用1 mH
，充當直流電源的交流阻塞器，一般將它稱為“偏置-T”
，可以購買采用連接器式封裝的產品。

 

使用示波器測量交流信號的幅度

，將一個示波器探針放在電源進入待測ADC的電源引腳上。為簡化起見，將施加於電源上的交流信號量定義為一個與轉換器輸入滿量程相關的值。例如

，如果ADC的滿量程為2V p-p，則使用200 mV p-p或–20 dB。接下來讓轉換器的輸入端接地(不施加模擬信號)， 查找噪底/FFT頻譜中處於測試頻率的誤差雜散，如圖5所示。若要計算PSRR，隻需從FFT頻譜上所示的誤差雜散值中減去–20 dB即可。例如
，如果誤差雜散出現在噪底的–80 dB處，則PSRR為–80 dB – –20 dB，即–60 dB(PSRR = 誤差雜散(dB) – 示波器測量結果(dB))。–60 dB的值似乎並不大
，但如果換算成電壓，它相當於1 mV/V(或10−60/20)，這個數字對於任何轉換器數據手冊中的PSRR規格而言都並不鮮見。

 

圖5. PSRR—FFT頻譜示例

 

圖6. 典型的PSRR測試設置

 

下一步是改變交流信號的頻率和幅度，以便確定ADC在係統板中的PSRR特性。數據手冊中的大部分數值是典型值，可能隻針對最差工作條件或最差性能的電源。例如，相對於其他電源，5 V模(mo)擬(ni)電(dian)源(yuan)可(ke)能(neng)是(shi)最(zui)差(cha)的(de)。應(ying)確(que)保(bao)所(suo)有(you)電(dian)源(yuan)的(de)特(te)性(xing)都(dou)有(you)說(shuo)明(ming)，如(ru)果(guo)說(shuo)明(ming)得(de)不(bu)全(quan)麵(mian)，請(qing)谘(zi)詢(xun)廠(chang)家(jia)。這(zhe)樣(yang)，設(she)計(ji)人(ren)員(yuan)將(jiang)能(neng)為(wei)每(mei)個(ge)電(dian)源(yuan)設(she)置(zhi)適(shi)當(dang)的(de)設(she)計(ji)約(yue)束(shu)條(tiao)件(jian)。

 

請記住，使用LC配置測試PSRR/PSMR時有一個缺點。當掃描目標頻段時，為使ADC電源引腳達到所需的輸入電平，波形發生器輸出端所需的信號電平可能非常高。這是因為LC配置會在某一頻率(該頻率取決於所選的值)形成陷波濾波器。這會大大增加陷波濾波器處的接地電流，該電流可能會進入模擬輸入端。要解決這一問題，隻需在測試頻率 造成測量困難時換入新的LC值。這裏還應注意

，LC網絡在直流條件下也會發生損耗。記住要在ADC的電源引腳上測量直流電源，以便補償該損耗。例如
，5 V電源經過LC網絡後
，係統板上可能隻有4.8 V。要補償該損耗，隻需升高電源電壓即可。

 

PSMR的測量方式基本上與PSRR相同。不過在測量PSMR時，需將一個模擬輸入頻率施加於測試設置
，如圖7所示。

 

圖7. 典型的PSMR測試設置

 

另一個區別是僅在低頻施加調製或誤差信號，目的是查看此信號與施加於轉換器的模擬輸入頻率的混頻效應。對於這種測試，通常使用1 kHz至100 kHz頻pin率lv。隻zhi要yao能neng在zai基ji頻pin周zhou圍wei看kan到dao誤wu差cha信xin號hao即ji混hun頻pin結jie果guo，則ze說shuo明ming誤wu差cha信xin號hao的de幅fu度du可ke以yi保bao持chi相xiang對dui恒heng定ding。但dan也ye不bu妨fang改gai變bian所suo施shi加jia的de調tiao製zhi誤wu差cha信xin號hao幅fu度du，以yi便bian進jin行xing檢jian查zha，確que保bao此ci值zhi恒heng定ding。為wei了le獲huo得de最zui終zhong結jie果guo， 最高(最差)調製雜散相對於基頻的幅度之差將決定PSMR規格。圖8所示為實測PSMR FFT頻譜的示例。

 

圖8. PSMR—部分FFT頻譜示例

 

 

對於轉換器和最終的係統而言，必須確保任意給定輸入上的噪聲不會影響性能。前麵已經介紹了PSRR和PSMR及ji其qi重zhong要yao意yi義yi，下xia麵mian將jiang通tong過guo一yi個ge示shi例li說shuo明ming如ru何he應ying用yong所suo測ce得de的de數shu值zhi。該gai示shi例li將jiang有you助zhu於yu設she計ji人ren員yuan明ming白bai，為wei了le了le解jie電dian源yuan噪zao聲sheng並bing滿man足zu係xi統tong設she計ji需xu求qiu
，應ying當dang注zhu意yi哪na些xie方fang麵mian以yi及ji如ru何he正zheng確que設she計ji。

 

首先
，選擇轉換器，然後選擇調節器、LDO、開關調節器等。並非所有調節器都適用。應當查看調節器數據手冊中的噪聲和紋波指標，以及開關頻率(如果使用開關調節器)。典型調節器在100 kHz帶寬內可能具有10 µV rms噪聲。假設該噪聲為白噪聲
，則它在目標頻段內相當於31.6 nV rms/√Hz的噪聲密度。

 

接著檢查轉換器的電源抑製指標
，了解轉換器的性能何時會因為電源噪聲而下降。在第一奈奎斯特區fS/2，大多數 高速轉換器的PSRR典型值為60 dB (1 mV/V)。如果數據手冊 未給出該值，請按照前述方法進行測量，或者詢問廠家。

 

使用一個2 V p-p滿量程輸入範圍、78 dB SNR和125 MSPS采樣速率的16位ADC，其噪底為11.26 nV rms。任何來源的噪聲都必須低於此值，以防其影響轉換器。在第一奈奎斯特區，轉換器噪聲將是89.02 µV rms (11.26 nV rms/√Hz) × √(125 MHz/2)。雖然調節器的噪聲(31.6 nv/√Hz)是轉換器的兩倍以上
，但轉換器有60 dB的PSRR，它會將開關調節器的噪聲抑製到31.6 pV/√Hz (31.6 nV/√Hz × 1 mV/V)。這一噪聲比轉換器的噪底小得多
，因此調節器的噪聲不會降低轉換器的性能。

 

電源濾波、接地和布局同樣重要。在ADC電源引腳上增加0.1 µF電dian容rong可ke使shi噪zao聲sheng低di於yu前qian述shu計ji算suan值zhi。請qing記ji住zhu，某mou些xie電dian源yuan引yin腳jiao吸xi取qu的de電dian流liu較jiao多duo
，或huo者zhe比bi其qi他ta電dian源yuan引yin腳jiao更geng敏min感gan。因yin此ci應ying當dang慎shen用yong去qu耦ou電dian容rong，但dan要yao注zhu意yi某mou些xie電dian源yuan引yin腳jiao可ke能neng需xu要yao額e外wai的de去qu耦ou電dian容rong。在zai電dian源yuan輸shu出chu端duan增zeng加jia一yi個ge簡jian單dan的deLC濾波器也有助 於降低噪聲。不過，當使用開關調節器時
，級聯濾波器能將噪聲抑製到更低水平。需要記住的是，每增加一級增益就會每10倍頻程增加大約20 dB。

 

最(zui)後(hou)需(xu)要(yao)注(zhu)意(yi)的(de)一(yi)點(dian)是(shi)，這(zhe)種(zhong)分(fen)析(xi)僅(jin)針(zhen)對(dui)單(dan)個(ge)轉(zhuan)換(huan)器(qi)而(er)言(yan)。如(ru)果(guo)係(xi)統(tong)涉(she)及(ji)到(dao)多(duo)個(ge)轉(zhuan)換(huan)器(qi)或(huo)通(tong)道(dao)，噪(zao)聲(sheng)分(fen)析(xi)將(jiang)有(you)所(suo)不(bu)同(tong)。例(li)如(ru)，超(chao)聲(sheng)係(xi)統(tong)采(cai)用(yong)許(xu)多(duo)ADC通道，這些通道以數字方式求和來提高動態範圍。基本而言，通道數量每增加一倍，轉換器/係統的噪底就會降低3 dB。對於上例
，如果使用兩個轉換器，轉換器的噪底將變為一半(−3 dB)；如果 使用四個轉換器，噪底將變為−6 dB。之所以如此，是因為每個轉換器可以當作不相關的噪聲源來對待。不相關噪聲源彼此之間是獨立的，因此可以進行RSS(平方和的平方根)計算。最終，隨著通道數量增加，係統的噪底降低，係統將變得更敏感，對電源的設計約束條件也更嚴格。

 

 

要想消除應用中的所有電源噪聲是不可能的。任何係統都不可能完全不受電源噪聲的影響。因此
，作為ADC的用戶
，設計人員必須在電源設計和布局布線階段就做好積極應對。下麵是一些有用的提示，可幫助設計人員最大程度地提高PCB對電源變化的抗擾度：

 

對到達係統板的所有電源軌和總線電壓去耦。

 

記住：每增加一級增益就會每10倍頻程增加大約20 dB。

 

如果電源引線較長並為特定IC、器件和/或區域供電，則應再次去耦。

 

對高頻和低頻都要去耦。

 

去耦電容接地前的電源入口點常常使用串聯鐵氧體磁珠。對進入係統板的每個電源電壓都要這樣做
，無論它是來自LDO還是來自開關調節器。

 

對於加入的電容
，應使用緊密疊置的電源和接地層(間距≤4密爾)，從而使PCB設計本身具備高頻去耦能力。

 

同任何良好的電路板布局一樣
，電源應遠離敏感的模擬電路，如ADC的前端級和時鍾電路等。

 

良好的電路分割至關重要，可以將一些元件放在PCB的背麵以增強隔離。

 

注意接地返回路徑
，特別是數字側
，確保數字瞬變不會返回到電路板的模擬部分。某些情況下，分離接地層也可能有用。

 

將模擬和數字參考元件保持在各自的層麵上。這一常規做法可增強對噪聲和耦合交互作用的隔離。

 

遵循IC製造商的建議
；如果應用筆記或數據手冊沒有直接說明，則應研究評估板。這些都是非常好的起步工具。

 

這篇技術文章旨在清楚說明高速轉換器的電源敏感問題，以及它為何對用戶的係統動態範圍如此重要。為使係統板上的ADC實現數據手冊所述的性能規格，設計人員應當了解所需的布局布線技術和硬件。

 

 

“How to Test Power Supply Rejection Ratio (PSRR) in an ADC”. EETimes. July 2003.

 

“Designing with Switching Regulators in High Speed A/D Converter Applications”. ADI Webinar. June 2009.

 

Motchenbacher, C.D. and J.A. Connelly. 1993. Low-Noise Electronic System Design. Wiley.

 

Circuit Note CN-0135, Powering the AD9272 Octal Ultrasound ADC/LNA/VGA/AAF with the ADP5020 Switching Regulator PMU for Increased Efficiency. www.analog.com/CN0135

 

Circuit Note CN-0137, Powering the AD9268 Dual Channel, 16-bit, 125 MSPS Analog-to-Digital Converter with the ADP2114 Synchronous Step-Down DC-to-DC Regulator for Increased Efficiency. www.analog.com/CN0137