電源電壓抑製比(PSRR)是衡量係統抑製電源噪聲和幹擾能力的量化指標。隨著DAQ解決方案通過係統級封裝(SiP)技術發展成為更完整的信號鏈解決方案，可將電源去耦和精密信號鏈封裝在一起，以提高整個係統的PSRR。

 

PSRR定義

 

電源電壓抑製比也稱為電源紋波抑製
，實質上是電源電壓變化與輸出電壓的比值

，用dB表示。

 

以下公式定義了如何計算PSRR (A²_V為電壓增益）。

 

 

PSRR是一個重要的參數
，用於量化電路對電源噪聲和擾動的敏感度及其對電路輸出的影響。通常在較寬的頻率範圍（直流到數MHz）內測量，PSRR會隨頻率升高而降低。

 

係統設計人員經常在電路的電源節點中添加解耦電容，以減少可能耦合到敏感元件中的噪音和毛刺。對於放大器
，將0.1 µF陶瓷電容放置在盡量靠近電源引腳的位置，以減少高頻耦合。此外，為了提供低頻解耦，可並聯連接較大的10 μF鉭電容
，一般將其放置在更靠近電源的位置。

 

PSRR推動因素

 

一些係統設計人員不願使用高功耗
、低噪聲功率轉換元件，其中一個原因是他們希望獲得高功效比。電池供電的DAQ係統就是這種要求以低功耗獲取高性能的應用，因此需要設計對電源噪聲不敏感的DAQ係統。

 

現xian代dai設she備bei通tong常chang包bao含han多duo個ge由you同tong一yi電dian池chi供gong電dian的de係xi統tong。在zai一yi定ding條tiao件jian下xia
，如ru果guo一yi個ge係xi統tong或huo設she備bei的de功gong耗hao增zeng加jia，那na麼me電dian池chi電dian壓ya，以yi及ji由you該gai電dian池chi供gong電dian的de其qi他ta設she備bei的de電dian源yuan電dian壓ya都dou可ke能neng發fa生sheng變bian化hua。由you於yu這zhe些xie原yuan因yin

，在zai設she計ji係xi統tong的de電dian池chi管guan理li電dian路lu時shi，dc PSRR參數非常重要。設計人員可以根據係統的靈敏度
，使用LDO穩壓器來幫助消除壓降。在電池供電係統中
，如果需要紋波觸發降壓、升壓或反相穩壓器，則AC PSRR也是一個重要參數。

 

對於工業應用，係統噪聲是關鍵指標。例如，附近設備的電磁幹擾(EMI)會與電源耦合，導致出現噪聲雜散和其他誤差。為了幫助最大限度減少這些噪聲雜散，使用解耦電容和合適的PCB設計技術（例如接地、屏蔽，以及正確放置元件）非常重要。

 

圖1展示典型的精密數據采集係統信號鏈。各個元件都不同程度地受電源噪聲的影響。添加合適的解耦電容，可以提高圖1所示的信號鏈各元件在更高頻率下的PSRR性能。

 

圖1.典型的精密數據采集信號鏈。

 

ADI公司的信號鏈µModule®數據采集解決方案可以幫助解決一些電源設計難題，例如優化線路布局、添加解耦電容
，以及在某些情況下，添加電源管理元件，例如LDO穩壓器。ADAQ4003是一款µModule數據采集解決方案，所有電源都包含解耦電容，以降低其對擾動的敏感度。 ADAQ7980/ADAQ7988µModule數據采集係統包括解耦電容和一個LDO穩壓器。 集成式LDO穩壓器可以進一步簡化設計——係統設計人員隻需提供一個幹淨電源為µModule器件供電，如果需要
，還可以旁路LDO穩壓器。

 

當前測試分立元件PSRR的方法

 

分立元件PSRR測試是特性表征計劃中的常見組成部分，它采用一套完善的標準和方法進行。分立元件PSRR測試通常在沒有任何外部電源去耦電容的情況下進行
，以揭示供電軌上的大量噪聲對性能的直接影響。

 

通常，可以使用函數發生器和示波器，或者使用網絡分析儀，通過向直流電源電壓注入不同的頻率

，並測量DUT輸出的擾動量來確定放大器的PSRR特性。

 

圖2.分立式PSRR測試電路示例。

 

對分立器件執行ac PSRR測試需要將交流信號注入直流電源電壓，並測量相對於電源激勵的輸出幹擾。例如

，在100 kHz頻率下，ADA4945的PSRR為115 dB。這意味著電源上1 V_PEAK, 100 kHz的交流幹擾表現為器件輸出端約1.79 µV_PEAK的電壓信號。

 

圖3.ADA4945全差分ADC驅動器的PSRR與頻率的關係。

 

測試ADC的PSRR性能與測試放大器類似，但它不是測試電壓輸出

，而是數字碼輸出。對於ac PSRR，ADC的PSRR是該頻率下ADC輸出功率與該頻率下施加於ADC V_DD電源的200 mV p-p正弦波功率的比值。圖4和圖5分別顯示SAR ADC的測試配置和得到的典型響應。

 

 

對於dc PSRR測試
，誤差是由於電源電壓偏離標稱值而引起的滿量程轉換點的最大變化。

 

圖4.單端ADC ac PSRR測試電路。

 

圖5.ADC ac PSRR響應。

 

測試SiP以確定PSRR的挑戰在於：它們包含多個高達30 µF的內部旁路電容，且大部分信號發生器和網絡分析儀需要竭力在更高頻率下驅動如此大的電容負載。

 

如何確定信號鏈µModule解決方案的PSRR特性

 

確定信號鏈µModule解決方案的PSRR特性時，使用的測試方法基本上與測試放大器時使用的方法相同。在直流電源電壓上疊加一個交流信號，然後測量電源激勵和µModule輸shu出chu之zhi間jian的de關guan係xi。但dan是shi，受shou內nei部bu電dian源yuan解jie耦ou電dian容rong影ying響xiang，在zai電dian源yuan的de輸shu入ru頻pin率lv增zeng加jia時shi，也ye需xu要yao信xin號hao源yuan提ti供gong更geng高gao的de電dian流liu驅qu動dong能neng力li。內nei部bu電dian容rong確que實shi可ke以yi提ti高gao對duiac PSRR的抗幹擾能力
，但該測試旨在考慮最糟糕的情況。

 

信號鏈µModule解決方案可用於各種應用

，所以在最終應用中
，必須和測試分立元件一樣測試SiP的PSRR。雖然包含多個分立元件，但很難預測整個係統會如何響應交流電源激勵。

 

從特性表征角度來看，要正確測試PSRR，首要考慮因素包括內部旁路電容和合適的評估板設計（本文的“評估板開發設計考量”一節會進一步介紹評估板設計）。任何內部旁路電容都會提高信號鏈µModule解決方案的ac PSRR，但這種電容也會影響執行測試的方式。

 

如前所述
，信號發生器不具備驅動較大電容負載的能力。例如，如果信號鏈µModule解決方案的主電源上總共有3 µF內部旁路電容，並且PSRR測試需要最高10 MHz頻率和50 mV p-p振幅。根據這些條件，生成正弦波的信號發生器需要能夠驅動約4.71 A電流
，並且具有足夠帶寬來處理10 MHz信號。這是基於解耦電容在10 MHz時的電阻得出。

 

 

要提供足夠電流，可以使用高功率放大器（例如ADA4870）來提供額外的源電流能力。此設置假設使用的函數發生器可以提供偏置DUTsuoxudezhiliudianya。ruguobushizhezhongqingkuang，keyishiyongpianzhiqilaigelizhiliuhejiaoliuxinhaolujing

，huozhekeyiconggeidingdexinhaofashengqihuoqukeyongdezhiliupianzhi

，yimanzuqitasuoxudeshuchuyaoqiu。

 

圖6.使用ADA4870的PSRR設置框圖。

 

ADA4870評估板具備SMA輸入和SMA輸出

，因此能夠提供一種相對簡單的方法來連接評估板和信號發生器。

 

評估板開發設計考量

 

設計也可用於實施PSRR測試的評估板並不等於要大幅變更設計。牢記以下幾點：

 

●   對於要實施PSRR測試的每個電源，需提供一個通過SMA驅動的選項
，以保持信號源信號的完整性。

 

●   注意減少從SMA輸入到DUT上相關電源層這一路徑中的任何寄生電感和電容。任何寄生電容或電感都可能在相關頻率產生幹擾諧振。

 

●   對dui於yu每mei個ge電dian源yuan，確que保bao其qi相xiang關guan電dian源yuan層ceng是shi整zheng體ti，也ye就jiu是shi說shuo，不bu會hui被bei無wu源yuan元yuan件jian和he多duo個ge層ceng分fen成cheng多duo個ge部bu分fen。例li如ru，一yi個ge電dian流liu檢jian測ce電dian阻zu不bu應ying橫heng跨kua兩liang個ge電dian源yuan層ceng（如圖7所示）。此外
，盡量減少電源跨層的次數，避免通孔產生寄生電感，如圖8中的高頻模型所示。圖7所示的電阻可用於電流檢測
，但在這種情況下，它們為0 Ω。圖9顯示更好的PCB電源層布線
，圖10則顯示高頻等效模型。

 

圖7.不良的電源層連接設計示例。/figcaption>

 

圖8.圖7的高頻等效原理圖。

 

圖9.優化PCB電源層布線：更優性能。

 

圖10.圖9的高頻等效原理圖。

 

必須在沒有DUT的(de)情(qing)況(kuang)下(xia)測(ce)試(shi)評(ping)估(gu)板(ban)，以(yi)確(que)保(bao)相(xiang)關(guan)頻(pin)率(lv)範(fan)圍(wei)內(nei)沒(mei)有(you)任(ren)何(he)幹(gan)擾(rao)諧(xie)振(zhen)。如(ru)果(guo)存(cun)在(zai)諧(xie)振(zhen)，應(ying)在(zai)數(shu)據(ju)處(chu)理(li)期(qi)間(jian)加(jia)以(yi)解(jie)決(jue)。對(dui)於(yu)每(mei)個(ge)頻(pin)率(lv)，都(dou)要(yao)通(tong)過(guo)示(shi)波(bo)器(qi)驗(yan)證(zheng)電(dian)源(yuan)信(xin)號(hao)是(shi)否(fou)符(fu)合(he)預(yu)期(qi)，不(bu)要(yao)相(xiang)信(xin)信(xin)號(hao)發(fa)生(sheng)器(qi)上(shang)的(de)撥(bo)盤(pan)。

 

測試設置

 

如前所述，受測信號鏈µModule解決方案的電源必須能夠提供額定直流偏置
，以便在最大輸入頻率下為DUT供電，為交流激勵提供足夠電流。要在圖中所示的設置中實現這一目標
，需結合使用ADA4870評估板（同相增益為2）和AD3256函數發生器。

 

圖11顯示自定義的ADA4870功率放大器評估板和ADA4355評估板。

 

圖11.用於執行PSRR測試的ADA4355評估板和ADA4870評估板。

 

圖12中所示的數據是通過捕捉每個輸入頻率下的數據並查看每個頻率下FFT (dBFS)的功率而生成的。可以使用公式4求解該頻率下的電壓電平：

 

 

利用得出的 V_{OUT_PSRR}來計算PSRR：

 

 

圖12.ADA4355 PSRR測試結果。

 

結論

 

ADI公司的信號鏈µModule解決方案集成了信號調理、電源產生和無源內部元件。這些一體化係統級封裝設計有助於客戶在極小的PCB尺寸空間內快速實現符合市場需求的預期性能。雖然信號鏈µModule解決方案簡單易用，但必須進行適當的測試。盡管可以采用PSRR標準測試方法，但由於標準設備本身的限製

，通常需要額外的電流驅動能力。

 

參考電路

 

“運算放大器電源電壓抑製比(PSRR)與電源電壓。”（ADI公司

，2009年）

 

Reeder, Rob。“高速ADC的電源設計
，” ADI公司，2012年2月。

 

Morita, Glenn。 “理解低壓差穩壓器(LDO)概念，實現係統優化設計。” 模擬對話,第48卷第12期，2014年12月。

 

Walsh, Alan。“在功率敏感型應用中利用高效率
、超低功耗開關穩壓器為精密SAR ADC供電。” ADI公司
，2016年3月。

 

 

推薦閱讀：