【導讀】本文對模擬
、數(shu)字(zi)和(he)混(hun)合(he)波(bo)束(shu)成(cheng)型(xing)架(jia)構(gou)的(de)能(neng)效(xiao)比(bi)進(jin)行(xing)了(le)比(bi)較(jiao)，並(bing)針(zhen)對(dui)接(jie)收(shou)相(xiang)控(kong)陣(zhen)開(kai)發(fa)了(le)這(zhe)三(san)種(zhong)架(jia)構(gou)的(de)功(gong)耗(hao)的(de)詳(xiang)細(xi)方(fang)程(cheng)模(mo)型(xing)。該(gai)模(mo)型(xing)清(qing)楚(chu)說(shuo)明(ming)了(le)各(ge)種(zhong)器(qi)件(jian)對(dui)總(zong)功(gong)耗(hao)的(de)貢(gong)獻(xian)
，以(yi)及(ji)功(gong)耗(hao)如(ru)何(he)隨(sui)陣(zhen)列(lie)的(de)各(ge)種(zhong)參(can)數(shu)而(er)變(bian)化(hua)。對(dui)不(bu)同(tong)陣(zhen)列(lie)架(jia)構(gou)的(de)功(gong)耗(hao)/波束帶寬積的比較表明，對於具有大量元件的毫米波相控陣

，混合方法具有優勢。

簡介

benwenbijiaolebutongboshuchengxingfangfa，zhongdianguanzhuzhexiefangfachuangjianduogetongshiboshudenenglihenengxiaobi。xiangkongzhenzaixiandaileidahetongxinxitongzhongfahuizheyuelaiyuezhongyaodezuoyong，zheshirenmenduitigaoxitongxingnenghexiaolvzhongxinchanshenglexingqu。shushinianlai，shuziboshuchengxing(DBF)及ji其qi與yu傳chuan統tong模mo擬ni方fang法fa相xiang比bi的de優you勢shi已yi廣guang為wei人ren知zhi，但dan與yu數shu字zi信xin號hao處chu理li相xiang關guan的de各ge種zhong挑tiao戰zhan阻zu礙ai了le它ta的de應ying用yong。隨sui著zhe特te征zheng尺chi寸cun的de不bu斷duan縮suo小xiao以yi及ji由you此ci帶dai來lai的de計ji算suan能neng力li的de指zhi數shu級ji增zeng長chang，我wo們men看kan到dao，現xian在zai大da家jia普pu遍bian有you興xing趣qu采cai用yong數shu字zi相xiang控kong陣zhen。雖sui然ranDBF具有許多吸引人的特性
，但更高的功耗和成本仍然是一個問題。混合波束成型方法具有出色的能效比，可能適合於許多應用。

模擬與數字波束成型

波bo束shu成cheng型xing的de核he心xin是shi延yan遲chi和he求qiu和he運yun算suan，它ta可ke以yi發fa生sheng在zai模mo擬ni域yu或huo數shu字zi域yu中zhong。根gen據ju延yan遲chi或huo相xiang移yi在zai信xin號hao鏈lian中zhong應ying用yong的de位wei置zhi，模mo擬ni波bo束shu成cheng型xing又you可ke以yi分fen為wei多duo個ge子zi類lei別bie。本ben文wen僅jin考kao慮lv射she頻pin波bo束shu成cheng型xing。如ru圖tu1asuoshi，laizitianxianyuanjiandexinhaojingguojiaquanhehebing，chanshengyigeboshu，ranhouyouhunpinqihexinhaolianqiyubufenjiayichuli，zhejiushixiangkongzhendechuantongshixianfangshi。

圖1. (a) 模擬和 (b) 數字波束成型架構的比較。

這(zhe)種(zhong)架(jia)構(gou)的(de)缺(que)點(dian)之(zhi)一(yi)是(shi)難(nan)以(yi)創(chuang)建(jian)大(da)量(liang)同(tong)時(shi)波(bo)束(shu)。現(xian)在(zai)，為(wei)了(le)創(chuang)建(jian)多(duo)個(ge)波(bo)束(shu)，每(mei)個(ge)元(yuan)件(jian)的(de)信(xin)號(hao)需(xu)要(yao)先(xian)分(fen)離(li)
，再(zai)獨(du)立(li)地(di)延(yan)遲(chi)和(he)求(qiu)和(he)。為(wei)此(ci)所(suo)需(xu)的(de)可(ke)變(bian)幅(fu)度(du)和(he)相(xiang)位(wei)(VAP)模塊的數量與元件數量和波束數量成正比。VAP模mo塊kuai以yi及ji網wang絡luo的de分fen路lu和he合he並bing需xu要yao占zhan用yong很hen大da的de麵mian積ji，而er且qie除chu了le幾ji個ge波bo束shu之zhi外wai
，網wang絡luo分fen路lu和he合he並bing造zao成cheng的de不bu斷duan增zeng加jia的de麵mian積ji要yao求qiu和he複fu雜za性xing使shi得de實shi現xian多duo個ge同tong時shi模mo擬ni波bo束shu變bian得de不bu切qie實shi際ji。對dui於yu平ping麵mian陣zhen列lie，不bu斷duan增zeng加jia的de麵mian積ji還hai使shi得de難nan以yi將jiang電dian子zi器qi件jian安an裝zhuang在zai元yuan件jian間jian距ju所suo決jue定ding的de網wang格ge內nei。此ci外wai，更geng為wei根gen本ben的de是shi，每mei次ci分fen路lu時shi，信xin噪zao比bi(SNR)都會降低

，而且本底噪聲限製了信號可以分路的次數，超過此次數
，信號就會淹沒在本底噪聲中。

而使用DBF的話，創建多個同時波束相對較容易。如圖1b所(suo)示(shi)，每(mei)個(ge)元(yuan)件(jian)的(de)信(xin)號(hao)都(dou)被(bei)獨(du)立(li)數(shu)字(zi)化(hua)，然(ran)後(hou)在(zai)數(shu)字(zi)域(yu)中(zhong)進(jin)行(xing)波(bo)束(shu)成(cheng)型(xing)操(cao)作(zuo)。一(yi)旦(dan)進(jin)入(ru)數(shu)字(zi)域(yu)，就(jiu)可(ke)以(yi)在(zai)不(bu)損(sun)失(shi)保(bao)真(zhen)度(du)的(de)情(qing)況(kuang)下(xia)創(chuang)建(jian)信(xin)號(hao)的(de)副(fu)本(ben)，然(ran)後(hou)將(jiang)信(xin)號(hao)的(de)新(xin)副(fu)本(ben)延(yan)遲(chi)並(bing)求(qiu)和(he)以(yi)創(chuang)建(jian)新(xin)波(bo)束(shu)。這(zhe)可(ke)以(yi)根(gen)據(ju)需(xu)要(yao)重(zhong)複(fu)多(duo)次(ci)
，理(li)論(lun)上(shang)可(ke)產(chan)生(sheng)無(wu)限(xian)數(shu)量(liang)的(de)波(bo)束(shu)。實(shi)踐(jian)中(zhong)
，數(shu)字(zi)信(xin)號(hao)處(chu)理(li)及(ji)相(xiang)關(guan)功(gong)耗(hao)和(he)成(cheng)本(ben)不(bu)是(shi)無(wu)限(xian)的(de)
，這(zhe)會(hui)限(xian)製(zhi)波(bo)束(shu)數(shu)量(liang)或(huo)波(bo)束(shu)帶(dai)寬(kuan)積(ji)。此(ci)外(wai)
，DBF中的波束數量可以隨時重新配置
，這是模擬技術無法做到的。DBF還支持更好的校準和自適應歸零。所有這些優點使得DBF對通信和雷達係統中的各種相控陣應用非常有吸引力。但是
，所有這些好處都是以增加成本和功耗為代價的。基帶DBF需要為每個元件配備一個ADC和he一yi個ge混hun頻pin器qi，而er模mo擬ni波bo束shu成cheng型xing隻zhi需xu要yao為wei每mei個ge波bo束shu配pei備bei相xiang關guan器qi件jian。器qi件jian數shu量liang的de增zeng加jia會hui顯xian著zhu提ti高gao功gong耗hao和he成cheng本ben，尤you其qi是shi對dui於yu大da型xing陣zhen列lie。此ci外wai，DBF中的波束成型發生在基帶，混頻器和ADC會受到每個元件的廣闊視場中存在的任何信號的影響
，因此需要有足夠的動態範圍來處理可能的幹擾。對於模擬波束成型
，混頻器和ADC享有空間濾波的好處

，因此動態範圍要求可以放寬。在分配高頻LO信號的同時保持相位相幹性，也是DBF實現方案的一個挑戰，而且會增加功耗。

數字波束成型的計算需求是總體功耗的一個重要貢獻因素。DSP須處理的數據量與元件數量、波束數量和信號的瞬時帶寬成正比。

對於在毫米波頻率運行的大型陣列，信號帶寬通常很大，數據負載可能高得像天文數字。例如，對於一個具有500 MHz帶寬和8位ADC的1024元件陣列

，DSP需要處理每波束每秒大約8 Tb的數據。移動和處理如此大量的數據需要消耗相當多的電力。就計算負載而言，這相當於為每個波束每秒執行大約4×10¹²次乘法運算。對於全信號帶寬的多個波束，所需的計算能力超出了當今的DSP硬(ying)件(jian)的(de)能(neng)力(li)範(fan)圍(wei)。在(zai)典(dian)型(xing)實(shi)現(xian)中(zhong)，波(bo)束(shu)帶(dai)寬(kuan)積(ji)保(bao)持(chi)不(bu)變(bian)，若(ruo)增(zeng)加(jia)波(bo)束(shu)數(shu)量(liang)，總(zong)帶(dai)寬(kuan)將(jiang)在(zai)各(ge)波(bo)束(shu)之(zhi)間(jian)分(fen)配(pei)。數(shu)字(zi)信(xin)號(hao)處(chu)理(li)通(tong)常(chang)以(yi)分(fen)布(bu)式(shi)方(fang)式(shi)進(jin)行(xing)，以(yi)便(bian)能(neng)夠(gou)應(ying)對(dui)大(da)量(liang)數(shu)據(ju)。但(dan)這(zhe)通(tong)常(chang)需(xu)要(yao)權(quan)衡(heng)各(ge)種(zhong)因(yin)素(su)，如(ru)波(bo)束(shu)成(cheng)型(xing)靈(ling)活(huo)性(xing)、功耗、延遲等。除了處理能力之外，各種DSP模塊的高速輸入/輸出數據接口也會消耗大量電力。

混合波束成型

顧(gu)名(ming)思(si)義(yi)，混(hun)合(he)波(bo)束(shu)成(cheng)型(xing)是(shi)模(mo)擬(ni)和(he)數(shu)字(zi)波(bo)束(shu)成(cheng)型(xing)技(ji)術(shu)的(de)結(jie)合(he)，在(zai)兩(liang)者(zhe)之(zhi)間(jian)提(ti)供(gong)了(le)一(yi)個(ge)中(zhong)間(jian)地(di)帶(dai)。做(zuo)法(fa)之(zhi)一(yi)是(shi)將(jiang)陣(zhen)列(lie)劃(hua)分(fen)為(wei)更(geng)小(xiao)的(de)子(zi)陣(zhen)列(lie)，並(bing)在(zai)子(zi)陣(zhen)列(lie)內(nei)執(zhi)行(xing)模(mo)擬(ni)波(bo)束(shu)成(cheng)型(xing)。如(ru)果(guo)子(zi)陣(zhen)列(lie)中(zhong)的(de)元(yuan)件(jian)數(shu)量(liang)相(xiang)對(dui)較(jiao)少(shao)，則(ze)產(chan)生(sheng)的(de)波(bo)束(shu)相(xiang)對(dui)較(jiao)寬(kuan)
，如(ru)圖(tu)2所suo示shi。每mei個ge子zi陣zhen列lie可ke以yi被bei認ren為wei是shi具ju有you某mou種zhong定ding向xiang輻fu射she圖tu的de超chao級ji元yuan件jian。然ran後hou使shi用yong來lai自zi子zi陣zhen列lie的de信xin號hao執zhi行xing數shu字zi波bo束shu成cheng型xing，產chan生sheng對dui應ying於yu陣zhen列lie全quan孔kong徑jing的de高gao增zeng益yi窄zhai波bo束shu。采cai用yong這zhe種zhong方fang法fa時shi，與yu全quan數shu字zi波bo束shu成cheng型xing相xiang比bi，混hun頻pin器qi和heADC的數量以及數據處理負載的大小減少的幅度等於子陣列的大小
，因此成本和功耗顯著節省。對於32×32元件陣列

，若子陣列為2×2大小

，則將產生256個子陣列，其半功率波束寬度(HPBW)為50.8°或0.61立體弧度。使用來自256個子陣列的信號，可以利用DBF在合乎實際的範圍內創建盡可能多的波束。對應於全孔徑的HPBW為3.2°或0.0024 sr。然後
，在每個子陣列的波束內可以創建大約254個數字波束

，它們相互之間不會明顯重疊。與全DBF相xiang比bi，這zhe種zhong方fang法fa的de一yi個ge限xian製zhi是shi所suo有you數shu字zi波bo束shu都dou將jiang包bao含han在zai子zi陣zhen列lie方fang向xiang圖tu的de視shi場chang內nei。子zi陣zhen列lie模mo擬ni波bo束shu當dang然ran也ye可ke以yi進jin行xing控kong製zhi，但dan在zai一yi個ge時shi間jian點dian，模mo擬ni波bo束shu寬kuan度du會hui限xian製zhi最zui終zhong波bo束shu的de指zhi向xiang。

子(zi)陣(zhen)列(lie)方(fang)向(xiang)圖(tu)通(tong)常(chang)很(hen)寬(kuan)，這(zhe)對(dui)於(yu)許(xu)多(duo)應(ying)用(yong)來(lai)說(shuo)可(ke)能(neng)是(shi)一(yi)個(ge)可(ke)以(yi)接(jie)受(shou)的(de)折(zhe)衷(zhong)方(fang)案(an)。對(dui)於(yu)其(qi)他(ta)需(xu)要(yao)更(geng)大(da)靈(ling)活(huo)性(xing)的(de)應(ying)用(yong)而(er)言(yan)，可(ke)以(yi)創(chuang)建(jian)多(duo)個(ge)獨(du)立(li)的(de)模(mo)擬(ni)波(bo)束(shu)來(lai)解(jie)決(jue)此(ci)問(wen)題(ti)。這(zhe)將(jiang)需(xu)要(yao)在(zai)RF前端使用更多VAP模塊，但與全DBF相比
，仍然可以減少ADC和混頻器的數量。如圖3所示，可以創建兩個模擬波束以實現更大的覆蓋範圍，同時仍能將混頻器
、ADC和產生的數據流的數量減少兩倍。

圖3. 多個模擬波束的混合波束成型。

與DBF相xiang比bi，混hun合he波bo束shu成cheng型xing還hai會hui導dao致zhi旁pang瓣ban退tui化hua。當dang遠yuan離li模mo擬ni波bo束shu中zhong心xin掃sao描miao數shu字zi波bo束shu時shi，相xiang位wei控kong製zhi的de混hun合he性xing會hui引yin入ru相xiang位wei誤wu差cha。子zi陣zhen列lie內nei元yuan件jian之zhi間jian的de相xiang位wei變bian化hua由you模mo擬ni波bo束shu控kong製zhi確que定ding，無wu論lun數shu字zi掃sao描miao角jiao度du如ru何he都dou保bao持chi固gu定ding。對dui於yu給gei定ding的de掃sao描miao角jiao度du，數shu字zi控kong製zhi隻zhi能neng將jiang適shi當dang的de相xiang位wei應ying用yong於yu子zi陣zhen列lie的de中zhong心xin；dangcongzhongxinxiangzizhenliebianyuanyidongshi，xiangweiwuchahuizengjia。zhedaozhizhenggezhenliechuxianzhouqixingxiangweiwucha
，congerjiangdiboshuzengyibingchanshengzhunpangbanhezhaban。zhexieyingxiangsuizhesaomiaojiaodudezengdaerzengjia，yuchunmonihuoshuzijiagouxiangbi，zheshihunheboshuchengxingdeyigequedian。rangwuchabianchengfeizhouqixingkeyigaishanpangbanhezhabandetuihua

，zhekeyitongguohunhezizhenliedaxiao、方向和位置來實現。

能效比

本節從接收相控陣的角度比較模擬、數字和混合波束成型的能效比。模擬、數字和混合波束成型的功耗模型分別由公式2、3
、4給出。表1列出了各種符號的含義以及它們在後續分析中的假定值。

表1. 符號
、含義、假定值和相關參考文獻

關於功耗模型的一些關鍵點如下：

●    假設混頻器處的射頻信號功率對於所有三種波束成型架構都相同。

●    在一些公開文獻中，有人認為對於DBF，由於ADC的量化噪聲對SNR的影響有所降低（降幅等於陣列因子），因此與模擬波束成型相比，所需的位數可以減少。然而
，在DBF中

，ADCyexuyaojuyougenggaodedongtaifanwei
，yinweitamenbuxiangyoukongjianlvbodehaochu，erqiexuyaochuligeyuanjianfushetudeshichangzhongcunzaidesuoyouganrao。kaolvdaozheyidian
，benmoxingjiasheADC的位數在所有情況中都相同。

●    對於DBF
，波束帶寬積受DSP處理能力的限製


，這一點在變量DSP_TP中考慮。對於混合情況，最大處理能力隨著功耗的降低而成比例降低。

●    DBF的DSP功耗有兩個部分——計算和I/O。每次複數乘法需要四次實數乘法和累加(MAC)運算，基於 "Assessing Trends in Performance per Watt for Signal Processing Applications" （信號處理應用的每瓦性能趨勢評估）一文⁵，MAC運算的功耗計算結果為大約1.25 mW/GMAC。在這種情況下
，I/O消耗了大部分DSP功率，根據 "A 56-Gb/s PAM4 Wireline Transceiver Using a 32-Way Time-Interleaved SAR ADC in 16-nm FinFET" （16 nm FinFET中使用32路時間交錯SAR ADC的56 Gbps PAM4有線收發器）一文⁶，其估計值為10 mW/Gbps。對於需要更密集計算的更複雜波束成型方法，功耗比的偏斜會更小，但DSP總功耗會增加。此外，此模型中的I/O功耗假設基於最低數據傳輸。根據DBF架構，I/O的功耗可能更高。

●    ADC和DSP計算的功耗與位數呈指數關係。因此，可以通過減少位數來大幅降低這些功耗數值。另一方麵
，作為最大貢獻因素的DSP I/O功耗隨位數的變化不是那麼劇烈。

●    布線損耗(L_path)通過合並矽IC和低損耗PCB上的GCPW傳輸線的損耗來計算。對於片內傳輸線
，假設損耗為0.4 dB/mm
，而對於PCB走線⁸
，損耗取為0.025 dB/mm。另外，據估計，5%的線路是在芯片上，其餘是在PCB上。模擬波束成型考慮射頻合並相關的布線損耗，而數字波束成型考慮LO分配網絡的損耗。

●    對於混合模型，假設每個波束對應於陣列的全孔徑。

功耗與波束數量的依賴關係如圖4所示。對於模擬情況，改變波束數量需要更改設計，而在DBF中，波束數量可以隨時改變，設計則保持不變。對於混合情況，考慮具有固定數量模擬波束(n_s)的單一設計。另外假設
，當波束數量小於n_s時
，未使用路徑中的放大器關斷。

圖4. 模擬、數字和混合（具有四個模擬波束）波(bo)束(shu)成(cheng)型(xing)架(jia)構(gou)的(de)功(gong)耗(hao)與(yu)波(bo)束(shu)數(shu)量(liang)的(de)關(guan)係(xi)對(dui)於(yu)模(mo)擬(ni)情(qing)況(kuang)，超(chao)過(guo)四(si)個(ge)波(bo)束(shu)時(shi)曲(qu)線(xian)顯(xian)示(shi)為(wei)虛(xu)線(xian)，表(biao)示(shi)使(shi)用(yong)模(mo)擬(ni)技(ji)術(shu)難(nan)以(yi)實(shi)現(xian)更(geng)多(duo)波(bo)束(shu)。對(dui)於(yu)數(shu)字(zi)和(he)混(hun)合(he)情(qing)況(kuang)，一(yi)旦(dan)達(da)到(dao)DSP的容量
，每個波束的功率和帶寬就變得恒定。

對於單個波束，由於額外混頻器、LO放大器和ADC的開銷，數字實現方案會消耗更多功率。對於數字情況
，功耗增加的速率取決於聚合數據速率的增加情況；對於模擬情況，功耗增加的速率與補償分路和附加VAP模(mo)塊(kuai)造(zao)成(cheng)的(de)損(sun)耗(hao)所(suo)需(xu)的(de)功(gong)率(lv)有(you)關(guan)。由(you)於(yu)上(shang)述(shu)網(wang)絡(luo)分(fen)路(lu)和(he)合(he)並(bing)的(de)複(fu)雜(za)性(xing)，使(shi)用(yong)模(mo)擬(ni)波(bo)束(shu)成(cheng)型(xing)實(shi)現(xian)大(da)量(liang)波(bo)束(shu)是(shi)不(bu)切(qie)實(shi)際(ji)的(de)
，超(chao)過(guo)四(si)個(ge)波(bo)束(shu)的(de)虛(xu)線(xian)反(fan)映(ying)了(le)這(zhe)一(yi)事(shi)實(shi)。對(dui)於(yu)DBF，一旦達到最大DSP容量，功耗便不再增加。超過這一點之後
，若增加波束數量，則每個波束的帶寬會減少。在功耗方麵，DBF與ABF不相上下，有大量波束時功耗更少。與DBF相比，混合方法顯著降低了功耗開銷和斜率，並更快地達到盈虧平衡點。

圖5xianshilemeiboshudaikuanjidegonghao，bingbijiaolesanzhongboshuchengxingqingkuangdenengxiaobi。keyikanchu，moniboshuchengxingshizhonggengyouxiaolv。hunhefangfaconglianggejiduanzhijiandemougeweizhikaishi
，suizheboshushuliangzengjiaerbiandeyumoniqingkuangxiangdang。

圖5. 比較模擬
、數字和混合波束成型架構的能效比。

結論

本文介紹的比較和功耗模型僅適用於接收(Rx)相控陣。對於發射情況，一些基本假設將會改變
，全DBF架構的功耗增加可能不那麼嚴重。即使對於接收情況，三種架構之間的差異在很大程度上也取決於公式2至4中所示的參數。對於表1中(zhong)未(wei)給(gei)出(chu)的(de)參(can)數(shu)值(zhi)，圖(tu)表(biao)之(zhi)間(jian)的(de)差(cha)異(yi)將(jiang)會(hui)變(bian)化(hua)。但(dan)可(ke)以(yi)肯(ken)定(ding)地(di)說(shuo)，混(hun)合(he)方(fang)法(fa)可(ke)讓(rang)許(xu)多(duo)應(ying)用(yong)大(da)幅(fu)節(jie)省(sheng)功(gong)耗(hao)，同(tong)時(shi)保(bao)留(liu)數(shu)字(zi)波(bo)束(shu)成(cheng)型(xing)的(de)大(da)部(bu)分(fen)優(you)勢(shi)。如(ru)前(qian)所(suo)述(shu)
，采(cai)用(yong)混(hun)合(he)路(lu)線(xian)有(you)缺(que)點(dian)，但(dan)對(dui)於(yu)許(xu)多(duo)應(ying)用(yong)而(er)言(yan)，這(zhe)些(xie)不(bu)足(zu)可(ke)以(yi)被(bei)節(jie)省(sheng)的(de)功(gong)耗(hao)所(suo)抵(di)消(xiao)。

參考電路

¹. Chaojiang Li、Omar El-Aassar、Arvind Kumar
、Myra Boenke和Gabriel M. Rebeiz。 “采用CMOS SOI工藝的LNA設計—l.4dB NF K/Ka頻段LNA。”IEEE/MTT-S國際微波研討會—IMS，2018年6月。

². Charley Wilson和Brian Floyd。“20–30 GHz混頻器—首款采用45-nm SOI CMOS技術的接收器。” IEEE射頻集成電路研討會(RFIC)，2016年5月。

³. Boris Murmann。“ADC 性能調查1997-2021。” ISSCC和VLSI 研討會。

⁴. Maarten Baert和Wim Dehaene。 “基於VCO的20.1 A 5GS/s 7.2 ENOB時間交錯ADC可實現30.5fJ/轉換器步進。”IEEE 國際固態電路大會—(ISSCC)，2019年2月。

⁵. Brian Degnan、Bo Marr和Jennifer Hasler。“評估信號處理應用的每瓦性能趨勢。” IEEE超大規模集成(VLSI)係統會刊

，第24卷第1期，2016年1月。

⁶. Yohan Frans
、Jaewook Shin、Lei Zhou

、Parag Upadhyaya、Jay Im、Vassili Kireev、Mohamed Elzeftawi、Hiva Hedayati、Toan Pham、Santiago Asuncion、Chris Borrelli、Geoff Zhang、Hongtao Zhang和Ken Chang。“16-nm FinFET中使用32路時間交錯SAR ADC的56-Gb/s PAM4有線收發器。” IEEE固態電路雜誌，第52卷第4期，2017年4月。

⁷. Umut Kodak和Gabriel M. Rebeiz。“45nm CMOS SOI 中用於高效率高線性度5G係統的雙向倒裝芯片28 GHz相控陣內核芯片。” IEEE射頻集成電路研討會(RFIC)，2017年6月。

⁸. John Coonrod。 “毫米波電路的PCB設計和製造問題。” 高頻電子，Rogers Corp.，2021年3月

來源：ADI

作者：Prabir Saha

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻

、圖片
、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

最新的1200V CoolSiC MOSFET中的.XT技術如何提高器件性能和壽命

構建滿足特定應用要求的DPS係統需要考慮這些因素！

使用碳化矽進行雙向車載充電機設計

采用以太網AVB技術的時間敏感型車載網絡

無需附加傳感器的升壓PFC變換器輸入功率估算可行性與準確性分析