【導讀】本文詳細介紹一種在大型多通道係統中預測相位噪聲的係統方法，並將預測到的值與在16通道S頻(pin)段(duan)演(yan)示(shi)器(qi)上(shang)測(ce)量(liang)到(dao)的(de)值(zhi)進(jin)行(xing)比(bi)較(jiao)。這(zhe)種(zhong)分(fen)析(xi)方(fang)法(fa)基(ji)於(yu)一(yi)小(xiao)組(zu)測(ce)量(liang)值(zhi)

，可(ke)用(yong)於(yu)估(gu)算(suan)相(xiang)關(guan)和(he)不(bu)相(xiang)關(guan)的(de)噪(zao)聲(sheng)貢(gong)獻(xian)。僅(jin)依(yi)靠(kao)少(shao)數(shu)幾(ji)個(ge)測(ce)量(liang)值(zhi)
，就(jiu)可(ke)以(yi)預(yu)測(ce)大(da)範(fan)圍(wei)條(tiao)件(jian)下(xia)的(de)相(xiang)位(wei)噪(zao)聲(sheng)。其(qi)觀(guan)點(dian)是(shi)：任何特定設計都需建立自己的係統噪聲分析，而16通道演示器則提供一個特定設計示例作為基礎。本文討論基於16通道演示器的假設和相關限製
，包含該假設何時適用

，以及何時因為係統複雜性增加需要增加額外的噪聲項。本文主要描述如何在RF係統中實施相位噪聲優化。^1–6 在適當情況下，提供描述本分析中使用的基本原理的參考資料。

簡介

相位噪聲是衡量所有RF係統設計的一個重要的性能指標。在相控陣這類大型多通道RF係xi統tong中zhong
，通tong道dao之zhi間jian彼bi此ci關guan聯lian，其qi目mu標biao之zhi一yi就jiu是shi利li用yong分fen布bu式shi接jie收shou器qi和he發fa射she器qi的de關guan聯lian組zu合he，從cong陣zhen列lie層ceng級ji改gai善shan動dong態tai範fan圍wei。要yao達da成cheng此ci目mu標biao，麵mian臨lin著zhe一yi項xiang係xi統tong工gong程cheng挑tiao戰zhan：分解出係統中相關和不相關的噪聲項。本文展示一種能估算16通道RF演示器的相位噪聲的係統方法，以幫助係統工程師開發出一種能評估大型係統的噪聲性能的分析方法。

相(xiang)控(kong)陣(zhen)內(nei)的(de)信(xin)號(hao)都(dou)包(bao)含(han)在(zai)通(tong)道(dao)上(shang)不(bu)相(xiang)關(guan)的(de)噪(zao)聲(sheng)項(xiang)和(he)在(zai)通(tong)道(dao)上(shang)相(xiang)關(guan)的(de)噪(zao)聲(sheng)項(xiang)。分(fen)布(bu)式(shi)組(zu)件(jian)的(de)附(fu)加(jia)噪(zao)聲(sheng)就(jiu)是(shi)不(bu)相(xiang)關(guan)的(de)。但(dan)是(shi)，分(fen)布(bu)式(shi)組(zu)件(jian)共(gong)用(yong)的(de)信(xin)號(hao)會(hui)產(chan)生(sheng)相(xiang)關(guan)的(de)噪(zao)聲(sheng)成(cheng)分(fen)。挑(tiao)戰(zhan)在(zai)於(yu)：如何快速識別架構中的相關噪聲項。共通或共享的內容都會在通道中引發相關噪聲。示例包括共用LO、時shi鍾zhong或huo電dian源yuan。隨sui著zhe係xi統tong複fu雜za性xing增zeng加jia
，解jie決jue這zhe些xie噪zao聲sheng項xiang會hui變bian得de很hen困kun難nan。所suo以yi，如ru果guo能neng使shi用yong直zhi觀guan方fang法fa從cong噪zao聲sheng角jiao度du重zhong新xin繪hui製zhi架jia構gou
，並bing且qie快kuai速su識shi別bie相xiang關guan噪zao聲sheng貢gong獻xian項xiang，將jiang對dui構gou建jian下xia一yi代dai係xi統tong的de係xi統tong設she計ji人ren員yuan大da有you助zhu益yi。

在本文中
，我們通過16通道S頻(pin)段(duan)係(xi)統(tong)來(lai)演(yan)示(shi)方(fang)法(fa)，證(zheng)明(ming)僅(jin)使(shi)用(yong)幾(ji)個(ge)經(jing)驗(yan)測(ce)量(liang)值(zhi)，就(jiu)可(ke)以(yi)較(jiao)為(wei)準(zhun)確(que)地(di)預(yu)測(ce)其(qi)他(ta)多(duo)種(zhong)通(tong)道(dao)組(zu)合(he)下(xia)的(de)相(xiang)位(wei)噪(zao)聲(sheng)。對(dui)於(yu)這(zhe)種(zhong)經(jing)驗(yan)模(mo)型(xing)，關(guan)鍵(jian)的(de)一(yi)點(dian)是(shi)需(xu)要(yao)一(yi)些(xie)實(shi)際(ji)測(ce)量(liang)值(zhi)。要(yao)從(cong)組(zu)件(jian)仿(fang)真(zhen)直(zhi)接(jie)進(jin)入(ru)大(da)型(xing)多(duo)通(tong)道(dao)相(xiang)位(wei)噪(zao)聲(sheng)估(gu)算(suan)（且具有不錯的精度）並不容易。但是，僅使用幾個測量值
，就能提取出相關和不相關的噪聲項，使得多通道估算值較為準確。我們的測量將預估值（1 dB以內）和16通道S頻段演示器的測量值進行匹配。

圖1. 16通道演示器：該平台包含4個AD9081 芯片。每個AD9081 芯片包含4路射頻 DAC和4路射頻 ADC，提供總共16路發射和16路接收通道。

相關和不相關噪聲求和的背景

在自由空間或RF信號處理組合信號時
，每個信號增加的噪聲為

其中c表示相關係數，範圍為–1至+1。如果c = –1，噪聲被消除；如果c = 0，噪聲不相關；如果c = 1，噪聲完全相關。

假設校準用於一致合並主信號，主信號將以20logN水平增加

，其中N是通道數。

●    如果噪聲項不相關(c = 0)，噪聲會以10logN增加。信號電平以20logN速率增加（比噪聲速率大10logN），SNR會隨之改善10logN。

●    如果噪聲項相關(c = 1)，噪聲和信號一樣，也以20logN的速率增加，所以SNR不會改善。對於分布式係統來說，這並不是理想的結果。

●    在噪聲抵消電路中
，會產生負相關係數。記下此案例
，是為了補證公式1，但不加以詳述。

事實上
，大型分布式係統包含在通道中部分相關的噪聲成分。所以，需要開發一種實用且直觀的係統級噪聲模型的方法。

16通道演示器

為了在多通道環境中評估最新的高速數據轉換器，16通道直接S頻段射頻采樣平台被開發出來。該平台包含4個AD9081 MxFE®（混合信號前端）芯片。每個 AD9081 芯片包含4個RF DAC和4個RF ADC，提供總共16個發射和16個接收通道。

16通道評估平台 因為具有4個MxFE 芯片，所以命名為Quad-MxFE。總體框圖和板圖片分別如圖1和圖2所示。

圖2. Quad-MxFE是一個16通道演示器。

多通道相位噪聲模型

圖1所示的16通(tong)道(dao)開(kai)發(fa)平(ping)台(tai)框(kuang)圖(tu)顯(xian)示(shi)了(le)其(qi)功(gong)能(neng)範(fan)圍(wei)。從(cong)圖(tu)中(zhong)可(ke)以(yi)看(kan)出(chu)

，開(kai)始(shi)時(shi)並(bing)不(bu)清(qing)楚(chu)如(ru)何(he)查(zha)看(kan)相(xiang)關(guan)和(he)不(bu)相(xiang)關(guan)噪(zao)聲(sheng)組(zu)件(jian)導(dao)致(zhi)的(de)噪(zao)聲(sheng)部(bu)分(fen)。需(xu)要(yao)提(ti)供(gong)一(yi)種(zhong)方(fang)法(fa)
，從(cong)噪(zao)聲(sheng)的(de)角(jiao)度(du)考(kao)慮(lv)係(xi)統(tong)架(jia)構(gou)。可(ke)以(yi)通(tong)過(guo)一(yi)份(fen)草(cao)圖(tu)，指(zhi)出(chu)所(suo)有(you)通(tong)道(dao)都(dou)存(cun)在(zai)的(de)噪(zao)聲(sheng)項(xiang)、至於某些通道組相關的噪聲項，以及與通道完全無關的噪聲項。圖3是對16通道開發平台的圖解，將噪聲項分為三類。

圖3. 從時鍾相位噪聲角度重新繪製的圖1。

●    時鍾噪聲：Quad-MxFE提供適用於多種時鍾配置的選項。關於使用的特定配置
，需要在相位噪聲模型中進行說明。我們的測試跨所有通道使用1個通用低相位噪聲時鍾，或者使用4個獨立的分布式 ADF4371 鎖相環(PLL)頻率合成器來作為4個MxFE各自的時鍾輸入。對於單個通用時鍾，此噪聲與所有16個組合通道相關。對於使用4個ADF4371 PLL（1個MxFE 1個）的情況
，PLL噪聲與每個MxFE相關
，但跨MxFE無關，而基準電壓源噪聲則跨所有通道相關。

   ○ Peter Delos名為 "帶有分布式鎖相環的相控陣的係統級LO相位噪聲模型"的文章總結了處理分布式鎖相環的分析方法。這份參考資料所用的分析方法說明了基準頻率、分布式係統和PLL電路的噪聲分量，並說明了PLL環路帶寬造成的影響。

●    每個MxFE導致的相關噪聲：這是來自MxFE，與MxFE中的每個通道相關的噪聲。在此分析中，每個MxFE的相關噪聲包括每個芯片中常見的附加噪聲

，以及芯片內部各通道中常見的電源效應。

●    每個通道的不相關噪聲：這是來自不同通道的噪聲差異。包括DAC內核和所有放大器附加相位噪聲。在公式2中，此項被標注為TXNoise。

根據所述的相位噪聲的貢獻分量，可以如下所示計算相位噪聲總和。

接下來
，會提供一些額外的細節，介紹如何簡化此模型，以適用於此測試台。

●    電源效應：在低相位噪聲設計中
，電源相位噪聲是一個需要重點考慮的因素。有關可用於解決電源噪聲問題的方法，請參閱文章 "電源調製比揭秘：PSMR和PSRR有何區別" 和 "改進的DAC相位噪聲測量支持超低相位噪聲DDS應用。" 在本文的分析中，電源效應被視為公式2中捕捉的噪聲項的子項。如果電源噪聲是IC中的相位噪聲的主要來源，且遍布在所有通道中，則需要像本文之前使用的每個MxFE導致的相關噪聲一樣，將此效應當做相關項進行說明。

●    基準振蕩器噪聲：在大型係統中，基準振蕩器噪聲貢獻分量需要按文章"帶有分布式鎖相環的相控陣的係統級LO相位噪聲模型"zhongsuoshudeyiyangjinxingfenpei。zhegeceshitaishiyongjididexiangweizaoshengjizhundianyayuan
，chanshengdezaoshengfenliangbiqitafenliangdideduo，suoyiweizaizaoshengzonghegongshizhongtebiezhichu。

通過測量來驗證模型

在公式2介紹了組合相位噪聲模型之後，下一個問題是"如何得到公式中使用的噪聲貢獻分量值？"在使用Quad-MxFE測試台時，可使用測量值來提取所需的信息：

●    時鍾源的絕對相位噪聲

●    不同MxFE的通道的附加相位噪聲

●    同一個MxFE的通道的附加相位噪聲

測試設置和測量值如圖4所示。圖4(b)和圖4(c)提供去除了共用時鍾源的附加噪聲測量。測量單個MxFE中的附加相位噪聲時，也會去除MxFE中跨通道的相關噪聲。但是，在測量跨MxFE的附加相位噪聲時，測量值中會包含MxFE中的相關噪聲。

圖4. 使用三項測量來驗證相位噪聲模型。

最後一步是將測量數據更改為公式2中使用的三個項，如下所示：

1. 時鍾噪聲 = 時鍾相位噪聲測量值（圖4(a)）+ 20log (FOUT/FCLOCK)

2. 每個MxFE導致的相關噪聲 = 跨MxFE的附加相位噪聲（圖4(b)）– 通用MxFE的附加相位噪聲（圖4(c)）。注意，進行此計算時，需要先轉化為線性功率，然後減去，然後重新轉化為dB
，得出10log（10^（跨MxFE的附加相位噪聲/10）– 10^（通用MxFE的附加相位噪聲/10））

3. TxNoise = 通用MxFE的附加相位噪聲（圖4(c)）。

關於附加相位噪聲測量的附加備注：我們發現
，使用此硬件時
，上述項2和3的噪聲項也隨頻率擴展。轉化為其他頻率時，還額外需要20log(FOUT/FMEAS)。並非所有硬件都是如此，每項設計需要單獨評估此項。

測量案例1：通用低相位噪聲時鍾

執行此測量時，在整個16通道演示器中使用一個低噪聲12 GHz時鍾。時鍾源為SMA100B

，如圖1所示被注入到外部時鍾注入節點中。所示的條件適用於3.2 GHz發射輸出頻率。

從圖5(b)可以看出，跨MxFE的相關噪聲是最主要的貢獻分量。在係統中增加MxFEhou，zhezhongzaoshenggongxianfenlianghuizengda
，zhihoushoutongyongshizhongyuanxianzhi。genjumeizhonggongxianfenliangdequxianxingzhuang，jinzaiquxianshangzengjiajigedianbuzuyidechuzhunquedeyuce，suoyiwomenfaxianzuihaoshizhijiezaigongshi2中使用圖5(b)中的數據。然後，進行一係列計算來驗證該模型。從圖6至圖8可以看出

，該模型提供的預測值準確度非常高。

圖5. a) 用於驗證相位噪聲模型的測量值
，b) 計算得出的在模型中使用的相位噪聲貢獻分量。這是針對所有MxFE共用一個時鍾的情況。

圖6. 3.2 GHz時16通道的測量值和模型預測值。

圖7. 3.2 GHz時8通道的測量值和模型預測值。兩圖之間的差異在於：MxFE如何共用發射通道。

圖8. 3.2 GHz時4通道的測量值和模型預測值。兩圖之間的差異在於：MxFE如何共用發射通道。

yixieguanyuceliangzhiheyucezhideguanchazhidezhuyi。zaixuduoqingkuangxia，yucezhijihuyuceliangzhiwanquanyiyang。zaimouxieqingkuangxia
，celiangzhilvediyuyucezhi。womenchengrenzheyidian
，danwufageichuzhunquemiaoshu。tu8左側的圖提供了一個潛在的指示器。當放大這些圖時，我們發現預測值與兩個測量示例匹配，但測量案例的值稍高一點。可能是因為在AD9081芯片中
，每個MxFE導致的相關噪聲不完全相同，導致出現一些差異。第5節中描述的一些簡化假設可能也是導致出現差異的原因。在這些示例中
，預測都相當準確，我們認為這種方法對這種設計是有效的。

測量案例2：每個MxFE的分布式PLL

在本測量中，4個MxFE每個使用一個單獨的ADF4371，如圖1所示。ADF4371鎖定使用低相位噪聲500 MHz的基準電壓源，設置提供12 GHz輸出。圖9顯示用於驗證模型的測量值和噪聲貢獻分量。

圖9. A) 使用獨立的ADF4371芯片作為時鍾輸入源時，用於驗證相位噪聲模型的測量值，b) 計算得出的在模型中使用的相位噪聲貢獻分量。這是針對每個MxFE的分布式PLL的情況。

在本示例中，PLL是主要的噪聲源
，MxFE貢獻的噪聲分量遠低於時鍾噪聲。如圖10所示，根據分布式係統使用的PLL的數量
，組合噪聲相應改善。

圖10. 在使用ADF4371作為每個MxFE的時鍾源時，在組合多個相位一致的發射通道之後
，在3.2 GHz時的測量值和根據模型得出的預測值。

結論

本文顯示能夠相當準確地預測組合通道中的相位噪聲的經驗模型。使用此方法的前提是：首先從噪聲源的角度查看該係統，並重新繪製框圖，以便查看相關項和不相關的項。

我們還著重突出"經驗"一yi詞ci
，這zhe意yi味wei著zhe建jian議yi方fang法fa是shi通tong過guo觀guan察cha或huo經jing驗yan進jin行xing驗yan證zheng
，而er不bu是shi根gen據ju理li論lun或huo純chun邏luo輯ji進jin行xing驗yan證zheng。對dui於yu相xiang位wei噪zao聲sheng示shi例li
，提ti出chu的de觀guan點dian是shi要yao評ping估gu區qu域yu和he貢gong獻xian分fen量liang，需xu要yao使shi用yong一yi些xie測ce量liang值zhi和he觀guan察cha結jie果guo。了le解jie上shang述shu這zhe些xie之zhi後hou，即ji可ke係xi統tong性xing地di計ji算suan係xi統tong噪zao聲sheng。

benwenshiyongdeshujuhegongshizaiyidingchengdushangzhishiyongyugaiyingjian，jiyuzhiqianmiaoshudeguanchajieguo。danshi，zhezhongfangfakeyongyurenheduotongdaoxitong。gengtongyongdekuangturutu11所示。先介紹係統基準振蕩器，然後根據通道級硬件繪製時鍾和LO分布，可以更直觀地查看大型係統中的噪聲貢獻源。

圖11. congxiangweizaoshengjiaoduhuizhidetongyongxiangkongzhenshiyitu。meigexinhaodoubaohanzaoshengxiang
，tamenshizhenliezhongfenbudezaoshengfenliangdezuhe。congzhegejiaoduzhongxinhuizhixitongtuzhihou，keyigengrongyizaixitongcengmianxianshiguanyuxiangguanhebuxiangguanzaoshengdegenzong。ruguoshejirenyuanxianhuizhixitongjizhunzhendangqi，ranhougenjutongdaojiyingjianhuizhishizhongheLO分布，可以更直觀地顯示大型係統中的噪聲貢獻源。

參考電路

¹ Peter Delos。“帶有分布式鎖相環的相控陣的係統級LO相位噪聲模型”。ADI公司，2018年11月。

² Peter Delos和Mike Jones。 “使用市售收發器的數字陣列：噪聲、雜散和線性測量”。 IEEE相控陣大會，2019年10月。

³ Peter Delos。 “電源調製比揭秘：PSMR與PSRR有何不同？” ADI公司
，2019年3月。

⁴ Peter Delos和Jarrett Liner。 “改進的DAC相位噪聲測量支持超低相位噪聲DDS應用”。模擬對話，第51卷第3期，2017年8月。

⁵ Peter Delos。 “鎖相環噪聲傳遞函數”。高頻電子
，2016年1月。

⁶ Peter Delos。 “收發器使用外部本振：降低相位噪聲，獲得更強射頻性能”。ADI公司，2019年10月。

Michael Jones、Travis Collins、Charles Frick。“DAC/ADC集成電路上的集成強化型DSP改善了寬帶多通道係統”。ADI公司
，2021年5月。

“2端口剩餘噪聲測量”。Rohde & Schwarz應用筆記。

來源：ADI

作者：Peter Delos 和 Michael Jones

免責聲明：本文為轉載文章
，轉載此文目的在於傳遞更多信息

，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

多波束相控陣接收機混合波束成型功耗優勢的定量分析

最新的1200V CoolSiC MOSFET中的.XT技術如何提高器件性能和壽命

構建滿足特定應用要求的DPS係統需要考慮這些因素！

使用碳化矽進行雙向車載充電機設計

采用以太網AVB技術的時間敏感型車載網絡