差分電容

圖一

 

大家看到它是否有種似曾相識又不曾見過的感覺
？確實

，它隻不過是一個普普通通的不起眼的電容罷了！但是，如果它真的隻是一個普通的電容，高速先生也不屑拿出來和大家講了，其實它普通的表麵隱藏著很深的道道。到底有什麼呢

？噓！一般人我不告訴他！

 

圖一是Intel平台設計指導上經常可以看到的DDR3時(shi)鍾(zhong)拓(tuo)撲(pu)結(jie)構(gou)，我(wo)們(men)也(ye)經(jing)常(chang)會(hui)在(zai)仿(fang)真(zhen)實(shi)踐(jian)中(zhong)去(qu)人(ren)為(wei)的(de)添(tian)加(jia)這(zhe)個(ge)差(cha)分(fen)電(dian)容(rong)，如(ru)下(xia)圖(tu)二(er)時(shi)鍾(zhong)信(xin)號(hao)一(yi)拖(tuo)四(si)所(suo)示(shi)為(wei)我(wo)們(men)在(zai)設(she)計(ji)中(zhong)看(kan)到(dao)的(de)一(yi)個(ge)真(zhen)實(shi)案(an)例(li)。

圖二 無差分電容的時鍾信號拓撲及波形

 

雖然看起來這個波形還湊合，沒有太大的問題，但還是有優化的餘地（工程師的強迫症又來了，真是傷不起啊！）
，可以通過在前端並聯一個電容來優化，如下圖三所示為並聯了2.2pF差分電容後的拓撲結構和仿真波形。

圖三 有差分電容的拓撲結構和波形

 

zaiqianduanjialechafendianronghou
，suiranshangshengyanyouweixiaodebianhuan，danboxingzhendeshichengxianleyigewanmeidezhengxianboquxian
，zhendangxiaochule，shizaishikubidegongchengshimenjujia（埋頭實驗室）旅行（客戶現場出差）、殺人滅口（消除反射等）之必備良方。此優化設計也已經投入使用，在加了這個電容後係統能穩定運行在800MHz的頻率

，如果沒有焊接這個電容，係統隻能穩定運行在667MHz,運行到800MHz時係統時有錯誤發生。

 

kandaozheli，yixienaodongdakaidegongchengshikenenghuiwen，zhegedianrongdeweizhiyoushenmejiangjiuma？wokebukeyibazhegedianrongfangzaizuihoumiannagekeli？gaosuxianshengjiuxihuanyourentizhezhonggaozhiliangdewenti。xiamianhaishikankanfangzhenjieguoba。

 

首先看看將電容放在第一個顆粒處的仿真結果，如下圖四所示。

圖四、電容在第一個顆粒處的拓撲和波形

可以看出此時波形已經沒有放在前端（靠近發送芯片端）時的完美了
，甚至出現了振蕩的小苗頭。接著把電容放在最後一片顆粒處，仿真結果如下圖五所示。

圖五  電容在最後處的拓撲和波形

 

此時波形振蕩甚至比沒有電容的效果還明顯，仿真結果表明此電容還是不要放在末端為好
，最好的位置還是靠近發送端吧。