到底有哪些規則呢？所謂實踐出真理，還是先來看看下麵的這個案例吧！

 

這個DDR2係統采用8片顆粒表底貼的設計，地址、控製、命令信號一拖八
，其餘信號一拖二，但最終的係統跑不起來。查看PCB設計
，列出部分信號的截圖如下，先不評論，各位慢慢開始來找茬吧。

上圖高亮部分為時鍾信號(綠白)的走線，從主控芯片出來換層經過1300mil到分支過孔
，此處端接一個100ohm差分阻抗，再從過孔處分支各走一段1250mil和1350mil的走線到表底兩個顆粒，其中一個顆粒再端接一個100歐姆差分電阻，其他的時鍾信號也大致如此。

圖中黃色高亮部分為地址信號走線
，從主控芯片出來馬上第一級分支
，再約600mil進行第二級分支，再一個分支經過1000mil進行第三級分支，另一分支在50mil左右也開始第三級分支，最後接0ohm串阻約1100mil到顆粒，其中在最邊上某一第三分支過孔處上拉一個47ohm電阻到Vtt,其他的地址、控製信號也大致如此結構。

再來看DQS信號，如上圖高亮玫紅白點信號，進過一級分支各0ohm串阻經350mil和738mil的線路到表底層顆粒，其他的差異不大。

最(zui)後(hou)再(zai)看(kan)數(shu)據(ju)信(xin)號(hao)
，圖(tu)中(zhong)黃(huang)色(se)高(gao)亮(liang)部(bu)分(fen)，采(cai)用(yong)的(de)菊(ju)花(hua)鏈(lian)結(jie)構(gou)，先(xian)到(dao)其(qi)中(zhong)一(yi)個(ge)顆(ke)粒(li)，再(zai)到(dao)另(ling)一(yi)麵(mian)的(de)第(di)二(er)個(ge)顆(ke)粒(li)
，其(qi)他(ta)的(de)數(shu)據(ju)信(xin)號(hao)也(ye)是(shi)這(zhe)種(zhong)結(jie)構(gou)。

 

好了
，其他的如電源我們就不用看了，看到這裏我們已經大致知道這個DDR2係統跑不起來是有原因的啦。