為何在輸出端連接一個電容時，我的運算放大器會振蕩？

 

驅(qu)動(dong)一(yi)個(ge)集(ji)成(cheng)運(yun)算(suan)放(fang)大(da)器(qi)的(de)電(dian)容(rong)性(xing)負(fu)載(zai)可(ke)能(neng)是(shi)棘(ji)手(shou)的(de)。如(ru)果(guo)負(fu)載(zai)電(dian)容(rong)太(tai)高(gao)，這(zhe)會(hui)造(zao)成(cheng)不(bu)穩(wen)定(ding)
，使(shi)運(yun)算(suan)放(fang)大(da)器(qi)輸(shu)出(chu)振(zhen)蕩(dang)。足(zu)夠(gou)的(de)相(xiang)位(wei)裕(yu)度(du)對(dui)實(shi)現(xian)穩(wen)定(ding)性(xing)至(zhi)關(guan)重(zhong)要(yao)。隨(sui)著(zhe)負(fu)載(zai)電(dian)容(rong)增(zeng)大(da)

，相(xiang)位(wei)裕(yu)度(du)會(hui)減(jian)小(xiao)。如(ru)果(guo)您(nin)發(fa)現(xian)一(yi)個(ge)運(yun)算(suan)放(fang)大(da)器(qi)輸(shu)出(chu)振(zhen)蕩(dang)
，首(shou)先(xian)要(yao)查(zha)看(kan)的(de)是(shi)負(fu)載(zai)。

 

圖1. 在運算放大器輸出端的電容性負載會導致振蕩

 

負載電容可以包括任何連接到輸出的電容以及任何外部電容或由係統產生的寄生電容
，包括PCB和探針。這個電容增加相位滯後
，降低相位裕度。結合內部輸出電阻，負載電容產生一個移動增益和相位圖的極點。這種效應如圖2所示。

 

圖2. NCS2005增益和相位與頻率的關係。

 

例如，安森美半導體的NCS2005是個8 MHz的運算放大器
，設計用於驅動達1 nF的電容性負載。請注意，隨著負載電容增加，相位裕度開始下降得更快。負載電容1 nF
，相位裕度下降到約25-30°，根據經驗法則，這是設計一個係統應提供的最小相位裕度。一個25 pF的較小的負載電容在該增益和相位圖推動該極點到更高的頻率，提高相位裕度至65°。

 

另一種提高相位裕度的方法是在輸出端增加一個小的串聯電阻。通常情況下，使用電阻值在10Ω 至50Ω之(zhi)間(jian)的(de)電(dian)阻(zu)。這(zhe)串(chuan)聯(lian)電(dian)阻(zu)本(ben)質(zhi)上(shang)有(you)助(zhu)於(yu)隔(ge)離(li)運(yun)放(fang)輸(shu)出(chu)與(yu)負(fu)載(zai)電(dian)容(rong)。反(fan)饋(kui)是(shi)在(zai)串(chuan)聯(lian)電(dian)阻(zu)前(qian)從(cong)運(yun)算(suan)放(fang)大(da)器(qi)輸(shu)出(chu)取(qu)得(de)。外(wai)部(bu)串(chuan)聯(lian)電(dian)阻(zu)通(tong)常(chang)大(da)於(yu)運(yun)放(fang)的(de)輸(shu)出(chu)電(dian)阻(zu)
，所(suo)以(yi)相(xiang)移(yi)主(zhu)要(yao)在(zai)於(yu)串(chuan)聯(lian)電(dian)阻(zu)而(er)不(bu)是(shi)運(yun)放(fang)。這(zhe)種(zhong)技(ji)術(shu)的(de)缺(que)點(dian)可(ke)能(neng)包(bao)括(kuo)由(you)於(yu)添(tian)加(jia)的(de)電(dian)阻(zu)或(huo)低(di)通(tong)濾(lv)波(bo)器(qi)外(wai)置(zhi)R和C產生有限的頻率響應造成的直流誤差，但有其它（更複雜）的技術避免這缺點。

 

圖3. 在電容器前添加電阻可幫助提高相位裕度

 

最後，提高相位裕度的另一種方法是增加電路的閉環增益。由於低輸出阻抗
，單位增益最易受到不穩定的影響。

 

在選擇運放時，檢查相位裕度對電容性負載的響應總是個好辦法。一些運算放大器，如NCS2005
，旨在驅動較大的負載。對於其他運放，如果您察覺到振蕩，請嚐試這其中一種技術來提高相位裕度。

 

 

免責聲明：本文為轉載文章
，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯係小編進行處理。

 

推薦閱讀：