中心議題：

• 電磁兼容原理
• 電磁兼容設計

解決方案：

• 工藝和部件的選取
• 電路的布局
• 導線的布局

引言

混合集成電路（Hybrid Integrated Circuit）是由半導體集成工藝與厚（薄）mogongyijieheerzhichengdejichengdianlu。hunhejichengdianlushizaijipianshangyongchengmofangfazhizuohoumohuobomoyuanjianjiqihulianxian
，bingzaitongyijipianshangjiangfenlidebandaotixinpian、單片集成電路或微型元件混合組裝
，再外加封裝而成。具有組裝密度大
、可靠性高
、電性能好等特點。

隨著電路板尺寸變小
、布bu線xian密mi度du加jia大da以yi及ji工gong作zuo頻pin率lv的de不bu斷duan提ti高gao，電dian路lu中zhong的de電dian磁ci幹gan擾rao現xian象xiang也ye越yue來lai越yue突tu出chu，電dian磁ci兼jian容rong問wen題ti也ye就jiu成cheng為wei一yi個ge電dian子zi係xi統tong能neng否fou正zheng常chang工gong作zuo的de關guan鍵jian。電dian路lu板ban的de電dian磁ci兼jian容rong設she計ji成cheng為wei係xi統tong設she計ji的de關guan鍵jian。

電磁兼容原理

diancijianrongshizhidianzishebeihedianyuanzaiyidingdedianciganraohuanjingxiazhengchangkekaogongzuodenengli，tongshiyeshidianzishebeihedianyuanxianzhizishenchanshengdianciganraohebimianganraozhouweiqitadianzishebeidenengli。

任何一個電磁幹擾的發生必須具備三個基本條件:首先要具備幹擾源,也就是產生有害電磁場的裝置或設備;其次是要具有傳播幹擾的途徑,通常認為有兩種方式:傳導耦合方式和輻射耦合方式,第三是要有易受幹擾的敏感設備。因此,解決電磁兼容性問題應針對電磁幹擾的三要素,逐一進行解決:減小幹擾發生元件的幹擾強度；切斷幹擾的傳播途徑；降低係統對幹擾的敏感程度。

混合集成電路設計中存在的電磁幹擾有: 傳導幹擾、串音幹擾以及輻射幹擾。在解決EMI問題時
，首先應確定發射源的耦合途徑是傳導的
、輻fu射she的de
，還hai是shi串chuan音yin。如ru果guo一yi個ge高gao幅fu度du的de瞬shun變bian電dian流liu或huo快kuai速su上shang升sheng的de電dian壓ya出chu現xian在zai靠kao近jin載zai有you信xin號hao的de導dao體ti附fu近jin
，電dian磁ci幹gan擾rao的de問wen題ti主zhu要yao是shi串chuan音yin。如ru果guo幹gan擾rao源yuan和he敏min感gan器qi件jian之zhi間jian有you完wan整zheng的de電dian路lu連lian接jie，則ze是shi傳chuan導dao幹gan擾rao。而er在zai兩liang根gen傳chuan輸shu高gao頻pin信xin號hao的de平ping行xing導dao線xian之zhi間jian則ze會hui產chan生sheng輻fu射she幹gan擾rao。

電磁兼容設計

zaihunhejichengdianludiancijianrongxingshejishishouxianyaozuogongnengxingjianyan，zaifanganyiquedingdedianluzhongjianyandiancijianrongxingzhibiaonengfoumanzuyaoqiu
，ruobumanzujiuyaoxiugaicanshulaidadaozhibiao，rufashegonglv、工作頻率、重新選擇器件等。其次是做防護性設計
，包括濾波、屏蔽、jiediyudajieshejideng。disanshizuobujudetiaozhengxingsheji，baokuozongtibujudejianyan，yuanqijianjidaoxiandebujujianyandeng。tongchang，dianludediancijianrongxingshejibaokuo：工藝和部件的選擇

、電路布局及導線的布設等。

1.工藝和部件的選取

混合集成電路有三種製造工藝可供選擇，單層薄膜、多層厚膜和多層共燒厚膜。薄膜工藝能夠生產高密度混合電路所需的小尺寸、低功率和高電流密度的元器件，具有高質量、穩定、kekaohelinghuodetedian，shiheyugaosugaopinhegaofengzhuangmidudedianluzhong。danzhinengzuodancengbuxianqiechengbenjiaogao。duocenghoumogongyinenggouyijiaodidechengbenzhizaoduocenghuliandianlu
，congdiancijianrongdejiaodulaishuo
，duocengbuxiankeyijianxiaoxianlubandediancifushebingtigaoxianlubandekangganraonengli。yinweikeyishezhizhuanmendedianyuancenghediceng，shixinhaoyudixianzhijiandejulijinweicengjianjuli。zheyang

，banshangsuoyouxinhaodehuilumianjijiukeyijiangzhizuixiao，congeryouxiaojianxiaochamofushe。

其(qi)中(zhong)多(duo)層(ceng)共(gong)燒(shao)厚(hou)膜(mo)工(gong)藝(yi)具(ju)有(you)更(geng)多(duo)的(de)優(you)點(dian)，是(shi)目(mu)前(qian)無(wu)源(yuan)集(ji)成(cheng)的(de)主(zhu)流(liu)技(ji)術(shu)。它(ta)可(ke)以(yi)實(shi)現(xian)更(geng)多(duo)層(ceng)的(de)布(bu)線(xian)，易(yi)於(yu)內(nei)埋(mai)元(yuan)器(qi)件(jian)
，提(ti)高(gao)組(zu)裝(zhuang)密(mi)度(du)，具(ju)有(you)良(liang)好(hao)的(de)高(gao)頻(pin)特(te)性(xing)和(he)高(gao)速(su)傳(chuan)輸(shu)特(te)性(xing)。此(ci)外(wai)，與(yu)薄(bo)膜(mo)技(ji)術(shu)具(ju)有(you)良(liang)好(hao)的(de)兼(jian)容(rong)性(xing)，二(er)者(zhe)結(jie)合(he)可(ke)實(shi)現(xian)更(geng)高(gao)組(zu)裝(zhuang)密(mi)度(du)和(he)更(geng)好(hao)性(xing)能(neng)的(de)混(hun)合(he)多(duo)層(ceng)電(dian)路(lu)。

混合電路中的有源器件一般選用裸芯片，沒有裸芯片時可選用相應的封裝好的芯片，為得到最好的EMC特性，盡量選用表貼式芯片。選擇芯片時在滿足產品技術指標的前提下，盡量選用低速時鍾。在HC能用時絕不使用AC，CMOS4000能行就不用HC。電容應具有低的等效串聯電阻，這樣可以避免對信號造成大的衰減。

混合電路的封裝可采用可伐金屬的底座和殼蓋，平行縫焊
，具有很好的屏蔽作用。

2.電路的布局

在進行混合微電路的布局劃分時
，首先要考慮三個主要因素：輸入/輸出引腳的個數，器件密度和功耗。一個實用的規則是片狀元件所占麵積為基片的20%
，每平方英寸耗散功率不大於2W。

在器件布置方麵
，原則上應將相互有關的器件盡量靠近
，將數字電路、模擬電路及電源電路分別放置，將高頻電路與低頻電路分開。易產生噪聲的器件、小電流電路、大(da)電(dian)流(liu)電(dian)路(lu)等(deng)應(ying)盡(jin)量(liang)遠(yuan)離(li)邏(luo)輯(ji)電(dian)路(lu)。對(dui)時(shi)鍾(zhong)電(dian)路(lu)和(he)高(gao)頻(pin)電(dian)路(lu)等(deng)主(zhu)要(yao)幹(gan)擾(rao)和(he)輻(fu)射(she)源(yuan)應(ying)單(dan)獨(du)安(an)排(pai)，遠(yuan)離(li)敏(min)感(gan)電(dian)路(lu)。輸(shu)入(ru)輸(shu)出(chu)芯(xin)片(pian)要(yao)位(wei)於(yu)接(jie)近(jin)混(hun)合(he)電(dian)路(lu)封(feng)裝(zhuang)的(de)I/O出口處。

高(gao)頻(pin)元(yuan)器(qi)件(jian)盡(jin)可(ke)能(neng)縮(suo)短(duan)連(lian)線(xian)，以(yi)減(jian)少(shao)分(fen)布(bu)參(can)數(shu)和(he)相(xiang)互(hu)間(jian)的(de)電(dian)磁(ci)幹(gan)擾(rao)，易(yi)受(shou)幹(gan)擾(rao)元(yuan)器(qi)件(jian)不(bu)能(neng)相(xiang)互(hu)離(li)得(de)太(tai)近(jin)，輸(shu)入(ru)輸(shu)出(chu)盡(jin)量(liang)遠(yuan)離(li)。震(zhen)蕩(dang)器(qi)盡(jin)可(ke)能(neng)靠(kao)近(jin)使(shi)用(yong)時(shi)鍾(zhong)芯(xin)片(pian)的(de)位(wei)置(zhi)

，並(bing)遠(yuan)離(li)信(xin)號(hao)接(jie)口(kou)和(he)低(di)電(dian)平(ping)信(xin)號(hao)芯(xin)片(pian)。元(yuan)器(qi)件(jian)要(yao)與(yu)基(ji)片(pian)的(de)一(yi)邊(bian)平(ping)行(xing)或(huo)垂(chui)直(zhi)，盡(jin)可(ke)能(neng)使(shi)元(yuan)器(qi)件(jian)平(ping)行(xing)排(pai)列(lie)，這(zhe)樣(yang)不(bu)僅(jin)會(hui)減(jian)小(xiao)元(yuan)器(qi)件(jian)之(zhi)間(jian)的(de)分(fen)布(bu)參(can)數(shu)，也(ye)符(fu)合(he)混(hun)合(he)電(dian)路(lu)的(de)製(zhi)造(zao)工(gong)藝(yi)，易(yi)於(yu)生(sheng)產(chan)。
在混合電路基片上電源和接地的引出焊盤應對稱布置，最好均勻地分布許多電源和接地的I/O連接。裸芯片的貼裝區連接到最負的電位平麵。

在選用多層混合電路時，電路板的層間安排隨著具體電路改變，但一般具有以下特征。

（1）電源和地層分配在內層
，可視為屏蔽層，可以很好地抑製電路板上固有的共模RF幹擾

，減小高頻電源的分布阻抗。

（2）banneidianyuanpingmianhedipingmianjinliangxianghulinjin
，yibandipingmianzaidianyuanpingmianzhishang，zheyangkeyiliyongcengjiandianrongzuoweidianyuandepinghuadianrong，tongshijiedipingmianduidianyuanpingmianfenbudefushedianliuqidaopingbizuoyong。

（3）布線層應盡量安排與電源或地平麵相鄰以產生通量對消作用。

3.導線的布局

zaidianlushejizhong，wangwangzhizhuzhongtigaobuxianmidu
，huozhuiqiubujujunyun
，hushilexianlubujuduiyufangganraodeyingxiang
，shidaliangdexinhaofushedaokongjianxingchengganrao
，kenenghuidaozhigengduodediancijianrongwenti。yinci，lianghaodebuxianshijuedingshejichenggongdeguanjian。

3.1 地線的布局

地di線xian不bu僅jin是shi電dian路lu工gong作zuo的de電dian位wei參can考kao點dian

，還hai可ke以yi作zuo為wei信xin號hao的de低di阻zu抗kang回hui路lu。地di線xian上shang較jiao常chang見jian的de幹gan擾rao就jiu是shi地di環huan路lu電dian流liu導dao致zhi的de地di環huan路lu幹gan擾rao。解jie決jue好hao這zhe一yi類lei幹gan擾rao問wen題ti，就jiu等deng於yu解jie決jue了le大da部bu分fen的de電dian磁ci兼jian容rong問wen題ti。地di線xian上shang的de噪zao音yin主zhu要yao對dui數shu字zi電dian路lu的de地di電dian平ping造zao成cheng影ying響xiang，而er數shu字zi電dian路lu輸shu出chu低di電dian平ping時shi
，對dui地di線xian的de噪zao聲sheng更geng為wei敏min感gan。地di線xian上shang的de幹gan擾rao不bu僅jin可ke能neng引yin起qi電dian路lu的de誤wu動dong作zuo，還hai會hui造zao成cheng傳chuan導dao和he輻fu射she發fa射she。因yin此ci，減jian小xiao這zhe些xie幹gan擾rao的de重zhong點dian就jiu在zai於yu盡jin可ke能neng地di減jian小xiao地di線xian的de阻zu抗kang（對於數字電路
，減小地線電感尤為重要）。

地線的布局要注意以下幾點：

（1）根據不同的電源電壓，數字電路和模擬電路分別設置地線。

（2）公(gong)共(gong)地(di)線(xian)盡(jin)可(ke)能(neng)加(jia)粗(cu)。在(zai)采(cai)用(yong)多(duo)層(ceng)厚(hou)膜(mo)工(gong)藝(yi)時(shi)，可(ke)專(zhuan)門(men)設(she)置(zhi)地(di)線(xian)麵(mian)

，這(zhe)樣(yang)有(you)助(zhu)於(yu)減(jian)小(xiao)環(huan)路(lu)麵(mian)積(ji)，同(tong)時(shi)也(ye)降(jiang)低(di)了(le)接(jie)受(shou)天(tian)線(xian)的(de)效(xiao)率(lv)。並(bing)且(qie)可(ke)作(zuo)為(wei)信(xin)號(hao)線(xian)的(de)屏(ping)蔽(bi)體(ti)。

（3）應避免梳狀地線
，這種結構使信號回流環路很大，會增加輻射和敏感度，並且芯片之間的公共阻抗也可能造成電路的誤操作。

（4）板上裝有多個芯片時
，地線上會出現較大的電位差
，應把地線設計成封閉環路，提高電路的噪聲容限。

（5）同時具有模擬和數字功能的電路板，模擬地和數字地通常是分離的
，隻在電源處連接。

3.2 電源線的布局

一般而言
，除直接由電磁輻射引起的幹擾外
，經由電源線引起的電磁幹擾最為常見。因此電源線的布局也很重要
，通常應遵守以下規則[3,4]。

（1）電源線盡可能靠近地線以減小供電環路麵積
，差模輻射小，有助於減小電路交擾。不同電源的供電環路不要相互重疊。

（2）采(cai)用(yong)多(duo)層(ceng)工(gong)藝(yi)時(shi)，模(mo)擬(ni)電(dian)源(yuan)和(he)數(shu)字(zi)電(dian)源(yuan)分(fen)開(kai)

，避(bi)免(mian)相(xiang)互(hu)幹(gan)擾(rao)。不(bu)要(yao)把(ba)數(shu)字(zi)電(dian)源(yuan)與(yu)模(mo)擬(ni)電(dian)源(yuan)重(zhong)疊(die)放(fang)置(zhi)，否(fou)則(ze)就(jiu)會(hui)產(chan)生(sheng)耦(ou)合(he)電(dian)容(rong)，破(po)壞(huai)分(fen)離(li)度(du)。

（3）電(dian)源(yuan)平(ping)麵(mian)與(yu)地(di)平(ping)麵(mian)可(ke)采(cai)用(yong)完(wan)全(quan)介(jie)質(zhi)隔(ge)離(li)
，頻(pin)率(lv)和(he)速(su)度(du)很(hen)高(gao)時(shi)，應(ying)選(xuan)用(yong)低(di)介(jie)電(dian)常(chang)數(shu)的(de)介(jie)質(zhi)漿(jiang)料(liao)。電(dian)源(yuan)平(ping)麵(mian)應(ying)靠(kao)近(jin)接(jie)地(di)平(ping)麵(mian)，並(bing)安(an)排(pai)在(zai)接(jie)地(di)平(ping)麵(mian)之(zhi)下(xia)，對(dui)電(dian)源(yuan)平(ping)麵(mian)分(fen)布(bu)的(de)輻(fu)射(she)電(dian)流(liu)起(qi)到(dao)屏(ping)蔽(bi)作(zuo)用(yong)。

（4）芯片的電源引腳和地線引腳之間應進行去耦。去耦電容采用0.01uF的片式電容，應貼近芯片安裝，使去耦電容的回路麵積盡可能減小。

（5）選用貼片式芯片時，盡量選用電源引腳與地引腳靠得較近的芯片
，可以進一步減小去耦電容的供電回路麵積，有利於實現電磁兼容。

3.3信號線的布局

在(zai)使(shi)用(yong)單(dan)層(ceng)薄(bo)膜(mo)工(gong)藝(yi)時(shi)
，一(yi)個(ge)簡(jian)便(bian)適(shi)用(yong)的(de)方(fang)法(fa)是(shi)先(xian)布(bu)好(hao)地(di)線(xian)
，然(ran)後(hou)將(jiang)關(guan)鍵(jian)信(xin)號(hao)，如(ru)高(gao)速(su)時(shi)鍾(zhong)信(xin)號(hao)或(huo)敏(min)感(gan)電(dian)路(lu)靠(kao)近(jin)它(ta)們(men)的(de)地(di)回(hui)路(lu)布(bu)置(zhi)，最(zui)後(hou)對(dui)其(qi)它(ta)電(dian)路(lu)布(bu)線(xian)。信(xin)號(hao)線(xian)的(de)布(bu)置(zhi)最(zui)好(hao)根(gen)據(ju)信(xin)號(hao)的(de)流(liu)向(xiang)順(shun)序(xu)安(an)排(pai)，使(shi)電(dian)路(lu)板(ban)上(shang)的(de)信(xin)號(hao)走(zou)向(xiang)流(liu)暢(chang)。

如果要把EMI減(jian)到(dao)最(zui)小(xiao)
，就(jiu)讓(rang)信(xin)號(hao)線(xian)盡(jin)量(liang)靠(kao)近(jin)與(yu)它(ta)構(gou)成(cheng)的(de)回(hui)流(liu)信(xin)號(hao)線(xian)，使(shi)回(hui)路(lu)麵(mian)積(ji)盡(jin)可(ke)能(neng)小(xiao)，以(yi)免(mian)發(fa)生(sheng)輻(fu)射(she)幹(gan)擾(rao)。低(di)電(dian)平(ping)信(xin)號(hao)通(tong)道(dao)不(bu)能(neng)靠(kao)近(jin)高(gao)電(dian)平(ping)信(xin)號(hao)通(tong)道(dao)和(he)無(wu)濾(lv)波(bo)的(de)電(dian)源(yuan)線(xian)，對(dui)噪(zao)聲(sheng)敏(min)感(gan)的(de)布(bu)線(xian)不(bu)要(yao)與(yu)大(da)電(dian)流(liu)
、高速開關線平行。如果可能
，把所有關鍵走線都布置成帶狀線。不相容的信號線（數字與模擬
、高速與低速、大電流與小電流、高電壓與低電壓等）應(ying)相(xiang)互(hu)遠(yuan)離(li)
，不(bu)要(yao)平(ping)行(xing)走(zou)線(xian)。信(xin)號(hao)間(jian)的(de)串(chuan)擾(rao)對(dui)相(xiang)鄰(lin)平(ping)行(xing)走(zou)線(xian)的(de)長(chang)度(du)和(he)走(zou)線(xian)間(jian)距(ju)極(ji)其(qi)敏(min)感(gan)

，所(suo)以(yi)盡(jin)量(liang)使(shi)高(gao)速(su)信(xin)號(hao)線(xian)與(yu)其(qi)它(ta)平(ping)行(xing)信(xin)號(hao)線(xian)間(jian)距(ju)拉(la)大(da)且(qie)平(ping)行(xing)長(chang)度(du)縮(suo)小(xiao)。

導(dao)帶(dai)的(de)電(dian)感(gan)與(yu)其(qi)長(chang)度(du)和(he)長(chang)度(du)的(de)對(dui)數(shu)成(cheng)正(zheng)比(bi)
，與(yu)其(qi)寬(kuan)度(du)的(de)對(dui)數(shu)成(cheng)反(fan)比(bi)。因(yin)此(ci)，導(dao)帶(dai)要(yao)盡(jin)可(ke)能(neng)短(duan)，同(tong)一(yi)元(yuan)件(jian)的(de)各(ge)條(tiao)地(di)址(zhi)線(xian)或(huo)數(shu)據(ju)線(xian)盡(jin)可(ke)能(neng)保(bao)持(chi)長(chang)度(du)一(yi)致(zhi)，作(zuo)為(wei)電(dian)路(lu)輸(shu)入(ru)輸(shu)出(chu)的(de)導(dao)線(xian)盡(jin)量(liang)避(bi)免(mian)相(xiang)鄰(lin)平(ping)行(xing)，最(zui)好(hao)在(zai)之(zhi)間(jian)加(jia)接(jie)地(di)線(xian)，可(ke)有(you)效(xiao)抑(yi)製(zhi)串(chuan)擾(rao)。低(di)速(su)信(xin)號(hao)的(de)布(bu)線(xian)密(mi)度(du)可(ke)以(yi)相(xiang)對(dui)大(da)些(xie)，高(gao)速(su)信(xin)號(hao)的(de)布(bu)線(xian)密(mi)度(du)應(ying)盡(jin)量(liang)小(xiao)。

在多層厚膜工藝中
，除了遵守單層布線的規則外還應注意：盡(jin)量(liang)設(she)計(ji)單(dan)獨(du)的(de)地(di)線(xian)麵(mian)，信(xin)號(hao)層(ceng)安(an)排(pai)與(yu)地(di)層(ceng)相(xiang)鄰(lin)。不(bu)能(neng)使(shi)用(yong)時(shi)，必(bi)須(xu)在(zai)高(gao)頻(pin)或(huo)敏(min)感(gan)電(dian)路(lu)的(de)鄰(lin)近(jin)設(she)置(zhi)一(yi)根(gen)地(di)線(xian)。分(fen)布(bu)在(zai)不(bu)同(tong)層(ceng)上(shang)的(de)信(xin)號(hao)線(xian)走(zou)向(xiang)應(ying)相(xiang)互(hu)垂(chui)直(zhi)
，這(zhe)樣(yang)可(ke)以(yi)減(jian)少(shao)線(xian)間(jian)的(de)電(dian)場(chang)和(he)磁(ci)場(chang)耦(ou)合(he)幹(gan)擾(rao)；同tong一yi層ceng上shang的de信xin號hao線xian保bao持chi一yi定ding間jian距ju，最zui好hao用yong相xiang應ying地di線xian回hui路lu隔ge離li，減jian少shao線xian間jian信xin號hao串chuan擾rao。每mei一yi條tiao高gao速su信xin號hao線xian要yao限xian製zhi在zai同tong一yi層ceng上shang。信xin號hao線xian不bu要yao離li基ji片pian邊bian緣yuan太tai近jin，否fou則ze會hui引yin起qi特te征zheng阻zu抗kang變bian化hua，而er且qie容rong易yi產chan生sheng邊bian緣yuan場chang，增zeng加jia向xiang外wai的de輻fu射she。


3.4 時鍾線路的布局

時鍾電路在數字電路中占有重要地位
，同時又是產生電磁輻射的主要來源。一個具有2ns上升沿的時鍾信號輻射能量的頻譜可達160MHz。因此設計好時鍾電路是保證達到整個電路電磁兼容的關鍵。關於時鍾電路的布局，有以下注意事項：

（1）不要采用菊花鏈結構傳送時鍾信號，而應采用星型結構，即所有的時鍾負載直接與時鍾功率驅動器相互連接。

（2）所有連接晶振輸入/ 輸出端的導帶盡量短，以減少噪聲幹擾及分布電容對晶振的影響。

（3）晶振電容地線應使用盡量寬而短的導帶連接至器件上；離晶振最近的數字地引腳，應盡量減少過孔。

結束語

本(ben)文(wen)詳(xiang)細(xi)闡(chan)述(shu)了(le)混(hun)合(he)集(ji)成(cheng)電(dian)路(lu)電(dian)磁(ci)幹(gan)擾(rao)產(chan)生(sheng)的(de)原(yuan)因(yin)，並(bing)結(jie)合(he)混(hun)合(he)集(ji)成(cheng)電(dian)路(lu)的(de)工(gong)藝(yi)特(te)點(dian)提(ti)出(chu)了(le)係(xi)統(tong)電(dian)磁(ci)兼(jian)容(rong)設(she)計(ji)中(zhong)應(ying)注(zhu)意(yi)的(de)問(wen)題(ti)和(he)采(cai)取(qu)的(de)具(ju)體(ti)措(cuo)施(shi)，為(wei)提(ti)高(gao)混(hun)合(he)集(ji)成(cheng)電(dian)路(lu)的(de)電(dian)磁(ci)兼(jian)容(rong)性(xing)奠(dian)定(ding)了(le)基(ji)礎(chu)。