調試數字硬件設計可能壓力大、耗時長，但我們有辦法來緩解壓力。

工gong程cheng設she計ji項xiang目mu中zhong最zui令ling人ren振zhen奮fen的de時shi刻ke之zhi一yi就jiu是shi第di一yi次ci將jiang硬ying件jian移yi到dao實shi驗yan室shi準zhun備bei開kai始shi集ji成cheng測ce試shi的de時shi候hou。開kai發fa過guo程cheng中zhong的de這zhe個ge階jie段duan通tong常chang需xu要yao很hen長chang時shi間jian，也ye會hui對dui所suo有you的de項xiang目mu工gong程cheng師shi造zao成cheng很hen大da的de壓ya力li。不bu過guo，現xian有you的de工gong具ju和he方fang法fa能neng減jian輕qing壓ya力li，幫bang助zhu推tui進jin項xiang目mu進jin展zhan。

讓我們來看一下，如何在將設計推進到更高層麵的過程中最大限度地減少可能發生的任何問題
，以及如何快速順利地通過調試階段。

從第一天起就要設想如何進行測試？

所suo有you工gong程cheng師shi都dou知zhi道dao
，隨sui著zhe開kai發fa進jin程cheng的de推tui進jin，修xiu改gai問wen題ti的de成cheng本ben也ye會hui相xiang應ying增zeng加jia。一yi旦dan設she計ji方fang案an最zui終zhong定ding型xing並bing投tou產chan，再zai修xiu改gai引yin腳jiao輸shu出chu錯cuo誤wu的de成cheng本ben必bi然ran高gao於yu早zao期qi設she計ji評ping估gu時shi修xiu改gai的de成cheng本ben。此ci外wai，在zai測ce試shi與yu集ji成cheng方fang麵mian也ye同tong樣yang存cun在zai成cheng本ben問wen題ti，越yue早zao考kao慮lv硬ying件jian、FPGA、係統等的測試問題並編寫測試規範，就越便於工程設計團隊考慮到必要的測試點、連lian接jie和he功gong能neng性xing。測ce試shi的de目mu的de是shi確que保bao能neng推tui出chu可ke滿man足zu用yong戶hu具ju體ti要yao求qiu的de安an全quan係xi統tong。因yin此ci
，我wo們men必bi須xu確que保bao測ce試shi能neng體ti現xian所suo有you要yao求qiu，而er功gong能neng測ce試shi則ze要yao求qiu應ying能neng實shi現xian流liu程cheng傳chuan遞di並bing可ke跟gen蹤zong設she計ji要yao求qiu（即每個測試均應滿足其所對應的需求）。

此外，對設計驗證模型進行編輯也是一種非常好的做法
，能詳細說明測試每項功能要求的方法

，如具體的測試、分析或讀取方法（條件是在另一個項目上較早明確或測試了相關要求）。文檔（圖1）可(ke)能(neng)還(hai)涉(she)及(ji)哪(na)些(xie)測(ce)試(shi)需(xu)用(yong)於(yu)設(she)計(ji)驗(yan)證(zheng)

，以(yi)及(ji)哪(na)些(xie)用(yong)於(yu)生(sheng)產(chan)運(yun)行(xing)。在(zai)項(xiang)目(mu)階(jie)段(duan)早(zao)期(qi)即(ji)完(wan)成(cheng)上(shang)述(shu)文(wen)檔(dang)
，可(ke)確(que)保(bao)係(xi)統(tong)設(she)計(ji)團(tuan)隊(dui)和(he)測(ce)試(shi)設(she)備(bei)的(de)設(she)計(ji)團(tuan)隊(dui)獲(huo)得(de)明(ming)確(que)的(de)基(ji)本(ben)方(fang)法(fa)。

但是
，在進行功能性測試之前，設計工程師還必須確保底層硬件的正確性。他們通常需要包含電源
、性能和硬件基本驗證等內容的硬件級測試規範，而硬件基本驗證需在功能測試之前進行。

明ming確que需xu要yao何he種zhong測ce試shi設she備bei以yi及ji什shen麼me樣yang的de性xing能neng非fei常chang重zhong要yao
，例li如ru需xu要yao分fen析xi信xin號hao發fa生sheng器qi和he邏luo輯ji分fen析xi器qi是shi否fou能neng提ti供gong足zu夠gou的de存cun儲chu深shen度du和he工gong作zuo頻pin率lv


？此ci外wai，還hai需xu明ming確que是shi否fou需xu要yao更geng專zhuan業ye化hua的de測ce試shi設she備bei，如ru任ren意yi波bo形xing生sheng成cheng器qi
、高穩定性頻率參考等。

設計階段應包括的內容

在硬件的設計過程中，或許應包括幾項設計特性和功能，以使電路板的測試能夠更方便。相關要求可能比較簡單
，也可能較有深度。

最(zui)簡(jian)單(dan)也(ye)是(shi)最(zui)常(chang)見(jian)的(de)測(ce)試(shi)規(gui)定(ding)是(shi)在(zai)所(suo)有(you)電(dian)壓(ya)源(yuan)上(shang)放(fang)置(zhi)測(ce)試(shi)點(dian)，這(zhe)避(bi)免(mian)了(le)探(tan)詢(xun)焊(han)接(jie)點(dian)時(shi)造(zao)成(cheng)損(sun)壞(huai)的(de)可(ke)能(neng)性(xing)。不(bu)過(guo)
，還(hai)有(you)一(yi)種(zhong)比(bi)較(jiao)好(hao)的(de)辦(ban)法(fa)，是(shi)讓(rang)連(lian)接(jie)接(jie)地(di)（0V）返(fan)回(hui)的(de)焊(han)盤(pan)靠(kao)近(jin)電(dian)壓(ya)測(ce)試(shi)點(dian)，從(cong)而(er)簡(jian)化(hua)測(ce)試(shi)工(gong)作(zuo)。若(ruo)采(cai)用(yong)高(gao)值(zhi)電(dian)阻(zu)來(lai)保(bao)護(hu)這(zhe)個(ge)測(ce)試(shi)點(dian)
，就(jiu)能(neng)限(xian)製(zhi)測(ce)試(shi)中(zhong)意(yi)外(wai)短(duan)路(lu)情(qing)況(kuang)下(xia)的(de)電(dian)流(liu)。我(wo)們(men)也(ye)可(ke)考(kao)慮(lv)給(gei)這(zhe)些(xie)焊(han)盤(pan)添(tian)加(jia)測(ce)試(shi)引(yin)腳(jiao)，使(shi)其(qi)連(lian)接(jie)到(dao)可(ke)隨(sui)後(hou)在(zai)生(sheng)產(chan)運(yun)行(xing)期(qi)間(jian)記(ji)錄(lu)結(jie)果(guo)的(de)自(zi)動(dong)測(ce)試(shi)係(xi)統(tong)上(shang)。

ciwai，jiankongshizhonghefuweishuchudegongnengzhiguanzhongyao。yinci，zaifuweixianlushangfangzhiceshidianbushiweiyizhonghaobanfa。lingwai，haiyingquebaozhengqueduanjiebushiyongdeshizhonghuanchongqibingtianjiaceshidian
，congerbianyuduishizhongjinxingtanxun。ciwaihaikekaolvtianjiaceshiduankou，tongguoxinhaofashengqi、邏輯分析儀或其他測試工具來實現信號的注入和提取。

為了幫助原型設計達到功耗要求，如果可能，通常比較好的做法是在電壓調整器的輸出端串聯低值電阻（10毫歐
、100毫歐等），以便精確測量電源軌上的電流。

眾多FPGAqijianyedounengtigongcaiyongwenduerjiguanjiankongxinpianwendudefangfa。xuyaoxiangbanfaweierjiguantigonghengdingdianliu。cedingxinpianwenduyouzhuyuwomenquebaojiewenbuchaochuedingzhi。yaoquebaosuoyouzujiandoushidangjiuwei，mingqueshifoufuheshejifangandeyaoqiu，tebieshiruguozhiyouyigeshanglahuoxialadianzuyingjiuweibingxuanzepeizhimoshishigengshiruci。

檢查完印刷電路板上的各組件之後
，下一步就是首次給電路板加電。對於任何工程師來說

，這都是非常緊張的時刻。但是
，在設計階段（測試點
、電流感測電阻等）編製的測試規定將在這時發揮很大的協助作用。第一步是確保負載點和其他穩壓器的功率輸出不發生短路返回。您可能會在帶載器件（具有高電流要求）的電源軌上發現低阻抗，不過阻抗應大於1歐姆。

對於業界率先實現的同類型設計（即新產品首次進行實際構建）eryan，womenhuoxuyinggaizhidinggengshenrudeshejijuece，lirujiangdianyuanyuxiayoudianziqijianjinxingfenlichuli。zheyang，womenjiunengquebaodianyuanheshangdianshunxudounengzhengchanggongzuo，congerbimianxiayouzujiandeyingliguodahuosunhuai。gengxiangjindeqianduanshejijieduanyouzhuyuceshigongzuodelizihaiyouyige，najiushiquebaoJTAG端口除了在係統中對所有FPGA或huo處chu理li器qi進jin行xing編bian程cheng之zhi外wai還hai能neng有you更geng多duo用yong處chu
，例li如ru通tong過guo邊bian界jie掃sao描miao測ce試shi來lai進jin行xing初chu始shi的de硬ying件jian驗yan證zheng等deng。邊bian界jie掃sao描miao測ce試shi對dui在zai測ce試shi階jie段duan早zao期qi減jian少shao硬ying件jian設she計ji風feng險xian非fei常chang有you用yong，同tong時shi也ye要yao求qiu對dui設she計ji方fang案an進jin行xing優you化hua

，以yi確que保bao最zui大da限xian度du地di覆fu蓋gai邊bian界jie掃sao描miao器qi件jian。
[page]

明確硬件特性

係xi統tong第di一yi次ci到dao達da實shi驗yan室shi時shi，您nin要yao做zuo的de第di一yi件jian事shi情qing就jiu是shi確que定ding硬ying件jian底di層ceng模mo塊kuai是shi否fou適shi合he做zuo進jin一yi步bu的de測ce試shi。相xiang關guan檢jian查zha包bao括kuo模mo塊kuai的de初chu步bu通tong電dian測ce試shi，這zhe是shi個ge緊jin張zhang的de過guo程cheng。剛gang拿na到dao模mo塊kuai，您nin希xi望wang確que保bao其qi準zhun確que投tou產chan
，能neng夠gou成cheng功gong實shi現xian首shou次ci通tong電dian啟qi動dong。第di一yi步bu就jiu是shi確que保bao所suo有you的de組zu件jian都dou各ge就jiu其qi位wei
，引yin腳jiao“1”正(zheng)確(que)定(ding)位(wei)，而(er)且(qie)任(ren)何(he)帶(dai)極(ji)性(xing)的(de)組(zu)件(jian)都(dou)準(zhun)確(que)放(fang)置(zhi)。設(she)計(ji)中(zhong)通(tong)常(chang)可(ke)能(neng)包(bao)含(han)眾(zhong)多(duo)無(wu)需(xu)檢(jian)查(zha)定(ding)位(wei)的(de)組(zu)件(jian)

，例(li)如(ru)那(na)些(xie)適(shi)合(he)不(bu)同(tong)版(ban)本(ben)或(huo)不(bu)同(tong)構(gou)建(jian)選(xuan)項(xiang)的(de)組(zu)件(jian)。

如(ru)果(guo)您(nin)確(que)定(ding)所(suo)有(you)電(dian)源(yuan)軌(gui)都(dou)沒(mei)有(you)短(duan)路(lu)，那(na)麼(me)下(xia)一(yi)步(bu)就(jiu)該(gai)加(jia)電(dian)了(le)。初(chu)次(ci)加(jia)電(dian)時(shi)
，我(wo)傾(qing)向(xiang)於(yu)采(cai)用(yong)分(fen)兩(liang)個(ge)階(jie)段(duan)進(jin)行(xing)的(de)方(fang)案(an)。第(di)一(yi)個(ge)階(jie)段(duan)是(shi)采(cai)用(yong)低(di)電(dian)壓(ya)（0.5V）和低電流，以確保不錯過信號層或電壓軌之間的任何短路情況
；第二個階段是用正確的工作電壓在設定的電流限值內加電

，看看是否獲得預期電流（不要忘了突入電流問題）。

成功給設計方案加電後，下一步就是確定電源上電的排序
、複fu位wei以yi及ji時shi鍾zhong是shi否fou能neng按an設she想xiang的de工gong作zuo。切qie記ji，要yao確que保bao複fu位wei時shi長chang超chao過guo所suo有you時shi鍾zhong，並bing在zai釋shi放fang之zhi前qian處chu於yu穩wen定ding狀zhuang態tai。明ming確que硬ying件jian特te性xing的de下xia一yi步bu就jiu是shi確que保bao能neng通tong過guoJTAG鏈看到硬件，這使我們不僅能對FPGAbiancheng，erqiehainengzhixingbianjiesaomiaoceshi。bianjiesaomiaoceshinengbangzhuwomenkuaisuceshiqijianzhijiandehulian，tongguoceshicunchuqikequebaoqizhengchanggongzuo，rukaifahuihuanjiechajianyekehuizhuanshurushuchu。JTAG和邊界掃描測試可在進一步詳細的測試之前消除設計風險。

如果您的設計在硬件和FPGA層麵上都很複雜
，那麼簡化版的RTL將有助於測試開發板以及FPGA和外設（圖2）之間的接口。對高速接口設計而言
，更是如此。我們可結合采用優化的RTL和賽靈思 ChipScope?工具來捕獲數據，以及預載了數據模式的Block BRAM來發揮激勵作用。這種方法對采用ADC和DAC連接FPGA的情況尤其有用。在此情況下
，您應發揮FPGA的可再編程特性來最大限度地進行設計開發，實現ADC和DAC的參數測試
，比如噪聲/功率比
、無雜散動態範圍和有效比特位數（effective-number-of-bit）計算等。

此外
，您還應該充分利用FPGA提供的資源，尤其是賽靈思System Monitor和XADC，非(fei)常(chang)有(you)利(li)於(yu)監(jian)控(kong)芯(xin)片(pian)上(shang)的(de)電(dian)壓(ya)軌(gui)，進(jin)而(er)還(hai)能(neng)有(you)助(zhu)於(yu)驗(yan)證(zheng)在(zai)設(she)計(ji)階(jie)段(duan)所(suo)執(zhi)行(xing)的(de)電(dian)源(yuan)完(wan)整(zheng)性(xing)分(fen)析(xi)。此(ci)外(wai)
，上(shang)述(shu)技(ji)術(shu)還(hai)能(neng)方(fang)便(bian)地(di)報(bao)告(gao)芯(xin)片(pian)溫(wen)度(du)，這(zhe)對(dui)環(huan)境(jing)測(ce)試(shi)以(yi)及(ji)芯(xin)片(pian)溫(wen)度(du)的(de)功(gong)耗(hao)關(guan)聯(lian)等(deng)都(dou)有(you)幫(bang)助(zhu)。

多數情況下，簡化RTL設計並采用FPGA提供的資源對精確定位未按預期工作的區域都有極大的幫助。

遇到問題怎麼辦
？

在(zai)一(yi)步(bu)步(bu)推(tui)進(jin)測(ce)試(shi)計(ji)劃(hua)的(de)過(guo)程(cheng)中(zhong)，您(nin)可(ke)能(neng)會(hui)遇(yu)到(dao)一(yi)兩(liang)個(ge)問(wen)題(ti)
，如(ru)未(wei)能(neng)實(shi)現(xian)預(yu)期(qi)的(de)功(gong)能(neng)，或(huo)在(zai)功(gong)能(neng)方(fang)麵(mian)無(wu)法(fa)滿(man)足(zu)所(suo)需(xu)的(de)性(xing)能(neng)水(shui)平(ping)。不(bu)要(yao)擔(dan)心(xin)，我(wo)們(men)能(neng)通(tong)過(guo)許(xu)多(duo)調(tiao)查(zha)方(fang)法(fa)來(lai)確(que)定(ding)問(wen)題(ti)根(gen)源(yuan)和(he)所(suo)需(xu)的(de)糾(jiu)正(zheng)措(cuo)施(shi)。

在上述情況下，不要急於馬上做出修改。首先
，要重新檢查設計方案，特別是原理圖和數據手冊等設計信息。如果問題與FPGA有關，則應檢查引腳約束文件是否適合設計需要，因為有可能文件與設計不同步。

如ru果guo一yi時shi找zhao不bu出chu什shen麼me明ming顯xian錯cuo誤wu，則ze不bu妨fang發fa揮hui一yi下xia互hu聯lian網wang的de優you勢shi
，去qu網wang上shang看kan看kan其qi他ta工gong程cheng師shi是shi否fou也ye遇yu到dao過guo跟gen您nin同tong樣yang的de問wen題ti。網wang上shang有you很hen多duo論lun壇tan
，您nin可ke在zai那na裏li向xiang其qi他ta設she計ji人ren員yuan提ti問wen。Programmable Planet和賽靈思論壇都可為基於FPGA的設計提供廣泛的支持。

說shuo到dao底di，硬ying件jian調tiao試shi是shi工gong程cheng設she計ji中zhong極ji富fu挑tiao戰zhan，但dan又you極ji具ju收shou獲huo的de組zu成cheng部bu分fen。若ruo在zai設she計ji早zao期qi階jie段duan即ji考kao慮lv到dao測ce試shi問wen題ti，並bing在zai設she計ji中zhong包bao含han測ce試shi所suo需xu的de各ge元yuan素su，就jiu能neng顯xian著zhu簡jian化hua調tiao試shi工gong作zuo。采cai用yongChipScope、System Monitor和XADC等所有可用的資源來調試係統，外加合理利用傳統測試設備
，我們就能成功完成開發工作。

圖2：這裏的優化代碼是從連接輸出的簡單DAC接口到已知狀態的代碼片段
，能夠生成Fs/2的正弦波。此類代碼的標準版可能有數百行的長度。

相關閱讀：

電磁兼容設計及測試技術分析
http://wap.0-fzl.cn/emc-art/80022187
一種實用精確的電纜測試電路設計
http://wap.0-fzl.cn/connect-art/80021760
高壓作業必備，如何做好數字隔離器的浪湧測試？
http://wap.0-fzl.cn/cp-art/80021570