解決方案是謹慎地進行PDN 部署和布局布線
，確保ADC 性能不受影響。本文討論了線性和開關電源的不同之處，並表明GSPS ADC 與DC-DC 轉換器搭配使用可大幅改善係統能效
，且不會影響ADC 性能。本文通過輸電網絡組合探討GSPS ADC 性能
，並對成本和性能進行了對比分析。

 

 

高帶寬
、高采樣速率ADC（或GSPS ADC）可以具有多個電源 域（比如AVDD 或DVDD）。隨著尺寸的縮小
，不僅電源域的 數量增加，為ADC 供電所需的不同電壓數量也有所增加。例如，AD9250是一款14 位、170 MSPS/250 MSPS
、JESD204B 雙通道 模數轉換器，采用180 nm CMOS 工藝製造
，具有3 個域：AVDD、 DVDD 和DRVDD。然而，所有3 個域都具有相同的電壓：1.8 V。

 

現在，來看一下AD9680：一款14 位、1.25 GSPS/1 GSPS/820 MSPS/500 MSPS JESD204B 雙通道模數轉換器，采用65 nm CMOS 工藝製造。這款GSPS ADC 具有7 個不同的域（AVDD1、 AVDD1_SR、AVDD2、AVDD3、DVDD
、DRVDD 和SPIVDD）
， 以及3 個不同的電壓：1.25 V、2.5 V 和3.3 V。

 

ADP2384和ADP2164 DC-DC 轉換器用於使電壓下降到可控水 平，以便LDO 能夠在不進入熱關斷的情況下進行穩壓操作。這 些電源域和各種電壓的日益普及是在這些采樣速率下工作所必 需的。它們可以確保各種電路域（比如采樣、時鍾

、數字和串行 器）之間具有正確的隔離，同時使性能最優。正是因為這個原因

， ADC 製造商才設計了評估板

，並推薦詳細的電源設計方案
，確保 最大程度降低風險
，使性能最大化。例如
，圖1 顯示了AD9680 評估板使用的默認 PDN 的功能框圖。根據 Vita57.1 規格
，電源輸 入來自 FMC（FPGA 夾層卡）連接器供應的12 V/1 A 和3.3 V/3 A 電源。

 

圖1. 用於AD9680 評估板的默認PDN。

 

顯而易見
，這是一種昂貴的解決方案
，有7 個LDO 穩壓器，每 個域一個。這款PDN 也許是性能最優的

，但肯定不是最具性價 比或運行成本效率最高的。係統設計人員認為部署含有多個 ADC 的係統非常有難度。例如，相控陣雷達方案包含成百個 AD9680，全都以同步方式工作。要求係統設計人員為上百個ADC 的每一個電壓域都分配一個LDO 穩壓器是不合理的。

 

 

一種更具性價比的PDN 設計方案是將具有同樣電壓值（比如所 有的1.25 V 模擬域）的域組合起來，然後用同一個LDO 來驅 動。這樣可以減少元件數（以及物料清單—BOM—成本），這 可能適合某些設計。其簡化PDN 如圖2 所示；該圖為AD9680 評估板的部署。在該部署中，整個AD9680 都可以使用3.3 V 輸入供電。

 

圖2. AD9680評估板的簡化PDN。

 

 

通過移除為1.25 V 域供電的單個LDO，還可進一步簡化PDN。 這是最高效

、最具性價比的解決方案。這種方案的困難之處在於 確保DC-DC 轉換器的操作穩定性

，從而不影響ADC 性能。 ADP2164 驅動AD9680 所有1.25 V 域（AVDD1
、AVDD1_SR
、 DVDD 和DRVDD）的PDN 如圖3 所示。

 

圖3. 使用DC-DC轉換器為AD9680 供電。

 

 

對上文討論的3 個PDN 以及第4 個網絡進行測試

；第4 個網絡 采用基準電源為AD9680 評估板供電。表1 列出了AD9680 評估 板上部署的各種輸電網絡。

 

表1. 輸電網絡列表

 

由於SPIVDD 可以支持1.8 V 至3.3 V 且被認為屬於非關鍵節點

， 因此它采用1.8 V LDO 輸出供電。在一般係統部署中
，SPIVDD 可連接2.5 V 或3.3 V 域。也就是說，在那些SPI 總線由很多ADC 與DAC 共享的係統中，仍舊應當監控SPIVDD 連接。如有這種 情況，那麼必須非常仔細，確保正常的SPI 操作不會導致SPIVDD 域產生電源瞬變。如果SPIVDD 變得低於閾值電平，那麼這些電 源瞬變可能會觸發上電複位 (POR) 的情況。

 

表2. SNR 性能對比 (dBFS)

 

表3. SFDR 性能對比 (dBFS)

 

表2 和表3 分別顯示了AD9680 使用各種PDN 的SNR 和SFDR 性能。根據AD9680 數據手冊提供各種奈奎斯特區的前端網絡和 寄存器建議設置。

 

僅使用DC-DC 轉換器為AD9680 的1.25 V 域供電的PDN (PDN #3) 在各種輸入頻率下顯示出了良好的性能。這證明了可以組合 域，並在不損失大量ADC 性能的情況下以高效率、高性價比的 方式為它們供電。采用基準源的PDN 具有最佳的噪聲性能
，因 為它是噪聲最低的電源。然而，值得注意的是PDN #3 始終比默 認網絡 (PDN #1) 具有更好的SNR 性能。這可能是由於LDO 具 有良好的低頻清除特性，但對於電路中存在高於幾百kHz 的情況 卻無能為力。這可以解釋PDN #3 的0.2 dB 優勢。

 

 

圖4 和圖5 分別顯示了170 MHz 和785 MHz 輸入時的單音FFT。 FFT 未顯示出頻譜性能的下降，因為1.25 V 域由單個DC-DC 轉 換器供電。

 

圖4. 170 MHz輸入時的單音FFT，使用PDN #3。

 

圖5. 785 MHz輸入時的單音FFT
，使用PDN #3。

 

 

除了噪聲性能

，由於采用了開關元件和磁性元件

，因此還應當檢查DC-DC zhuanhuanqibushudezasanchengfen。cishi，caiyongjinshenzaixidebujujishuyijiangdijiedihuanluhejiedifandanjianghuishiyouhaochude。youhenduoziyuankeyixiezhuceliangkaiguandianyuanzaosheng5,6。邊帶雜散出現在開關頻率失調的兩側（本例中為1.2 MHz）。必須說明的是，圖2 或圖3 中的輸出濾波器級是一個兩級濾波器。這個兩級濾波器是降低開關噪聲 （紋波）的主要貢獻因素
，有助於改善ADC 噪聲 (SNR) 性能。同 樣的道理，這個兩級濾波器還可協助降低開關雜散，並在輸出 FFT 中體現出來。在圖6 和圖7 中
，它們分別表現為170 MHz 和785 MHz。

 

圖6. 170 MHz輸入時的1.2 MHz 邊帶開關雜散。雜散水平 = -105 dBFS。

 

圖7. 785 MHz輸入時的1.2 MHz 邊帶開關雜散。雜散水平 = -94 dBFS。

 

通過了解PSRR（電源抑製比）或ADC 的電源域，可估算邊帶雜散水平。

 

 

使用諸如ADIsimPE 等工具，可以仿真DC-DC 轉換器輸出端的 兩級濾波器。圖8 顯示了ADIsimPE 原理圖，用來仿真PDN 的 輸出噪聲和穩定性特征。ADIsimPE 是一款使用方便、功能強大 的工具，可幫助係統工程師設計、優化和分析電源網絡。

 

圖8. ADP2164 驅動1.25 V 域的ADIsimPE原理圖。

 

圖9 顯示了第一級輸出端的輸出紋波以及電路第二級之後的濾 波輸出，采用ADIsimPE 仿真。此處顯示的紋波約為3 mV p-p。

 

圖9. ADIsimPE仿真的一級和二級輸出。

 

 

表4 顯示了AD9680 評估板使用的簡化PDN（如圖2 所示）物料 清單。通過使用圖3 中的網絡
，係統設計人員可節省高達40%到 45%的BOM成本。BOM成本是在一個使用廣泛的電子元件供應 商網站上通過計算千片訂量價格估算的。

 

表4. 圖2 中的PDN 物料清單

 

 

采用各種PDN 供電時的ADC 性能不僅取決於精心設計，還取決於元件選型以及它們在PCB 上(shang)的(de)布(bu)局(ju)。在(zai)開(kai)關(guan)電(dian)源(yuan)內(nei)產(chan)生(sheng)的(de)大(da)電(dian)流(liu)跳(tiao)變(bian)通(tong)常(chang)會(hui)導(dao)致(zhi)強(qiang)磁(ci)場(chang)，它(ta)可(ke)以(yi)耦(ou)合(he)到(dao)板(ban)上(shang)其(qi)它(ta)電(dian)磁(ci)元(yuan)件(jian)上(shang)，包(bao)括(kuo)匹(pi)配(pei)網(wang)絡(luo)中(zhong)發(fa)現(xian)的(de)電(dian)感(gan)以(yi)及(ji)用(yong)於(yu)耦(ou)合(he)模(mo)擬(ni)和(he)時(shi)鍾(zhong)信(xin)號(hao)的(de) 變壓器等。必須采用精心規劃的電路板布局手段來防止這些磁場耦合到關鍵信號上。

 

 

youyuzuchengshuchulvboqijidedianganhedianrongshudianliangjiaoda，yincixuzaixijinxingxuanxing。benlizhong，hunheshiyonglepingbihefeipingbidiangan。diyigelvboqijishiyongleyigepingbidiangan。benlizhong，dierjikeyishiyongfeipingbidiangan。 然而
，建議兩級均使用屏蔽電感
，最大程度降低EMI 輻射。電 感同樣選用具有充足飽和電流 (ISAT) 和直流電阻 (DCR) 裕量的 器件，確保它們不會飽和，或本身產生過多壓降。

 

 

建議使用X5R 或X7R 電容作為輸出濾波器電容。電容還必須具有低ESR（等效串聯電阻）。低ESR 有助於降低輸出端的開關紋波。最大程度降低總ESR 和ESI（等效串聯電感）的另一個訣竅是將電容並聯連接。如圖3 和表4 所示，第一個濾波器級使用 2 個22 μF 電容，而第二個濾波器級使用4 個22 μF 電容。電容 的電壓額定值同樣也是器件選型的重要依據。這是因為陶瓷電容 的電介質隨直流偏置的增加而下降。這意味著額定值為6.3 V 的 22 μF 電容在4 V 直流偏置下最多可能下降50%。本例中，額定值為6.3 V 的電容用於1.25 V 電源。在輸出端加入更多電容確實會略為增加BOM成本和電路板占位麵積，但這樣做可以保證 抑製可能會影響ADC 性能的開關噪聲和紋波。

 

 

如圖3 所示，鐵氧體磁珠用於隔離各種域。鐵氧體磁珠的選擇同 樣非常重要，因為如果鐵氧體磁珠的DCR（直流電阻）高於所 需水平
，則會導致域的電壓無法達到最優。這種低電壓會致使 ADC 性能（SNR 和SFDR）達不到最優。對於阻抗特性、最大直流搭載能力以及鐵氧體磁珠的DCR 應高度重視。

 

 

為了最大程度減少開關穩壓器和ADC 之間的幹擾
，DC-DC 轉換 器及其開關元件應放置在遠離任何磁性元件對ADC 造成幹擾的 地方（比如前段匹配網絡或時鍾網絡）。進行DC-DC 轉換器布 局設計時，兩級濾波器應當盡量靠近DC-DC 轉換器，以便最大 程度降低環路電流。

【推薦閱讀】