jiangdetongsuyidongyidian，yongyigezengjingtingguodexiaohualaibiyu，dagaiyisijiushibenfeijibeiwojiechile，qitajiechizhedengxiaciba。zhegedianrongjiushibencijiejizhe。

 

晶(jing)振(zhen)電(dian)路(lu)其(qi)實(shi)是(shi)個(ge)電(dian)容(rong)三(san)點(dian)式(shi)振(zhen)蕩(dang)電(dian)路(lu)，輸(shu)出(chu)是(shi)正(zheng)玄(xuan)波(bo)晶(jing)體(ti)等(deng)效(xiao)於(yu)電(dian)感(gan)，加(jia)兩(liang)個(ge)槽(cao)路(lu)分(fen)壓(ya)電(dian)容(rong)，輸(shu)入(ru)端(duan)的(de)電(dian)容(rong)越(yue)小(xiao)，正(zheng)反(fan)饋(kui)量(liang)越(yue)大(da)。負(fu)載(zai)電(dian)容(rong)每(mei)個(ge)晶(jing)振(zhen)都(dou)會(hui)有(you)的(de)參(can)數(shu)，例(li)如(ru)穩(wen)定(ding)度(du)是(shi)多(duo)少(shao)PPM，部分人會稱之為頻差
，單位都是PPM，負載電容是多少PF等。當晶振接到震蕩電路上 在震蕩電路所引入的電容不符合晶振的負載電容的容量要求時 震蕩電路所出的頻率就會和晶振所標的頻率不同

 

 

再舉例說明：

 

一個4.0000MHz +-20PPM 負載電容是16PF 的晶振；

 

當負載電容是10PF時 震蕩電路所出的頻率就可能會是4.0003MHz；

 

當負載電容是20PF時 震蕩電路所出的頻率就可能會是3.9997MHz；

 

在一些對頻率精度要求高的電路上如PLL的基準等。。。就是並多個可調電容來微調頻率的
；

 

如果對頻率精度要求不高就用固定電容就行了；

 

晶振負載電容一般有2種接法 1 並聯在晶振上 2 串聯在晶振上 ；

 

第2種比較常用 2個腳都接一個電容對交流地。

 

晶(jing)體(ti)元(yuan)件(jian)的(de)負(fu)載(zai)電(dian)容(rong)是(shi)指(zhi)在(zai)電(dian)路(lu)中(zhong)跨(kua)接(jie)晶(jing)體(ti)兩(liang)端(duan)的(de)總(zong)的(de)外(wai)界(jie)有(you)效(xiao)電(dian)容(rong)。是(shi)指(zhi)晶(jing)振(zhen)要(yao)正(zheng)常(chang)震(zhen)蕩(dang)所(suo)需(xu)要(yao)的(de)電(dian)容(rong)。一(yi)般(ban)外(wai)接(jie)電(dian)容(rong)

，是(shi)為(wei)了(le)使(shi)晶(jing)振(zhen)兩(liang)端(duan)的(de)等(deng)效(xiao)電(dian)容(rong)等(deng)於(yu)或(huo)接(jie)近(jin)負(fu)載(zai)電(dian)容(rong)。要(yao)求(qiu)高(gao)的(de)場(chang)合(he)還(hai)要(yao)考(kao)慮(lv)ic輸shu入ru端duan的de對dui地di電dian容rong。應ying用yong時shi一yi般ban在zai給gei出chu負fu載zai電dian容rong值zhi附fu近jin調tiao整zheng可ke以yi得de到dao精jing確que頻pin率lv。此ci電dian容rong的de大da小xiao主zhu要yao影ying響xiang負fu載zai諧xie振zhen頻pin率lv和he等deng效xiao負fu載zai諧xie振zhen電dian阻zu。

 

晶振的負載電容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg為分別接在晶振的兩個腳上和對地的電容,Cic（集成電路內部電容）+△C（PCB上電容).就是說負載電容15pf的話，兩邊個接27pf的差不多了，一般a為6.5～13.5pF

 

各(ge)種(zhong)邏(luo)輯(ji)芯(xin)片(pian)的(de)晶(jing)振(zhen)引(yin)腳(jiao)可(ke)以(yi)等(deng)效(xiao)為(wei)電(dian)容(rong)三(san)點(dian)式(shi)振(zhen)蕩(dang)器(qi)。晶(jing)振(zhen)引(yin)腳(jiao)的(de)內(nei)部(bu)通(tong)常(chang)是(shi)一(yi)個(ge)反(fan)相(xiang)器(qi)，或(huo)者(zhe)是(shi)奇(qi)數(shu)個(ge)反(fan)相(xiang)器(qi)串(chuan)聯(lian)。在(zai)晶(jing)振(zhen)輸(shu)出(chu)引(yin)腳(jiao)XO 和晶振輸入引腳 XI 之間用一個電阻連接，對於 CMOS 芯片通常是數 M 到數十 M 歐之間.很(hen)多(duo)芯(xin)片(pian)的(de)引(yin)腳(jiao)內(nei)部(bu)已(yi)經(jing)包(bao)含(han)了(le)這(zhe)個(ge)電(dian)阻(zu)
，引(yin)腳(jiao)外(wai)部(bu)就(jiu)不(bu)用(yong)接(jie)了(le)。這(zhe)個(ge)電(dian)阻(zu)是(shi)為(wei)了(le)使(shi)反(fan)相(xiang)器(qi)在(zai)振(zhen)蕩(dang)初(chu)始(shi)時(shi)處(chu)與(yu)線(xian)性(xing)狀(zhuang)態(tai)，反(fan)相(xiang)器(qi)就(jiu)如(ru)同(tong)一(yi)個(ge)有(you)很(hen)大(da)增(zeng)益(yi)的(de)放(fang)大(da)器(qi), yibianyuqizhen。shiyingjingtiyelianjiezaijingzhenyinjiaodeshuruheshuchuzhijian，dengxiaoweiyigebinglianxiezhenhuilu
，zhendangpinlvyinggaishishiyingjingtidebinglianxiezhenpinlv。jingtipangbiandelianggedianrongjiedi, 實(shi)際(ji)上(shang)就(jiu)是(shi)電(dian)容(rong)三(san)點(dian)式(shi)電(dian)路(lu)的(de)分(fen)壓(ya)電(dian)容(rong)，接(jie)地(di)點(dian)就(jiu)是(shi)分(fen)壓(ya)點(dian)。以(yi)接(jie)地(di)點(dian)即(ji)分(fen)壓(ya)點(dian)為(wei)參(can)考(kao)點(dian)，振(zhen)蕩(dang)引(yin)腳(jiao)的(de)輸(shu)入(ru)和(he)輸(shu)出(chu)是(shi)反(fan)相(xiang)的(de)，但(dan)從(cong)並(bing)聯(lian)諧(xie)振(zhen)回(hui)路(lu)即(ji)石(shi)英(ying)晶(jing)體(ti)兩(liang)端(duan)來(lai)看(kan)
，形(xing)成(cheng)一(yi)個(ge)正(zheng)反(fan)饋(kui)以(yi)保(bao)證(zheng)電(dian)路(lu)持(chi)續(xu)振(zhen)蕩(dang)。在(zai)芯(xin)片(pian)設(she)計(ji)時(shi)，這(zhe)兩(liang)個(ge)電(dian)容(rong)就(jiu)已(yi)經(jing)形(xing)成(cheng)了(le)，一(yi)般(ban)是(shi)兩(liang)個(ge)的(de)容(rong)量(liang)相(xiang)等(deng)，容(rong)量(liang)大(da)小(xiao)依(yi)工(gong)藝(yi)和(he)版(ban)圖(tu)而(er)不(bu)同(tong)，但(dan)終(zhong)歸(gui)是(shi)比(bi)較(jiao)小(xiao)，不(bu)一(yi)定(ding)適(shi)合(he)很(hen)寬(kuan)的(de)頻(pin)率(lv)範(fan)圍(wei)。外(wai)接(jie)時(shi)大(da)約(yue)是(shi)數(shu) PF 到數十 P，依頻率和石英晶體的特性而定。需要注意的是：這兩個電容串聯的值是並聯在諧振回路上的，會影響振蕩頻率。當兩個電容量相等時，反饋係數是 0.5， 一般是可以滿足振蕩條件的，但如果不易起振或振蕩不穩定可以減小輸入端對地電容量
，而增加輸出端的值以提高反饋量。

 

設計考慮事項：

 

1.使晶振
、外部電容器（如果有）與 IC之間的信號線盡可能保持最短。當非常低的電流通過IC晶振振蕩器時，如果線路太長，會使它對EMC
、ESD與串擾產生非常敏感的影響。而且長線路還會給振蕩器增加寄生電容。

 

2.盡可能將其它時鍾線路與頻繁切換的信號線路布置在遠離晶振連接的位置。

 

3.當心晶振和地的走線

 

4.將晶振外殼接地

 

如果實際的負載電容配置不當，第一會引起線路參考頻率的誤差。另外如在發射接收電路上會使晶振的振蕩幅度下降(不在峰點)，影響混頻信號的信號強度與信噪。

 

當波形出現削峰，畸變時，可增加負載電阻調整(幾十K到幾百K)，要穩定波形是並聯一個1M左右的反饋電阻。

 

 

推薦閱讀：