可能有些讀者會質疑本文的標題， 乍一看，說“FPGA的護理和喂養(care and feeding)”似乎完全不合適。然而，對於這種反對意見的答案很簡單：英語是一個有趣的語言。雖然人們對於“care and feeding”這一說法何時開始流行莫衷一是，但人們都知道，這個說法起源於簡單的農業時代

，目前已經被人們普遍使用（濫用）
，指任何脆弱或不穩定的東西。在本文中
，這一說法可謂一針見血。雖然對於FPGA是否需要“喂養”， 人們充滿爭議，但我們可以肯定的是，FPGA的確需要“護理”！

 

FPGA電源要求（解讀數據手冊）

 

工程師應該將大部分時間用於編程——他們不希望花費時間和精 力去考慮如何設計合適的電源。實際上
，最佳供電方案就是采用 一種既能滿足項目當前需求，又能達到項目升級發展需求的，強 大、靈活且行之有效的設計方案。在此，我們將仔細考察一些重 要的電源規格及其含義。

 

電壓精度

 

內核電源電壓是平衡 FPGA 功耗和性能的、最重要的關鍵要素之一。規格文檔給出了一係列可接受的電壓
，但總的電壓範圍並不 是問題的全部。與所有事物一樣，需要進行權衡和優化。 

 

表1是當下流行的 Altera Arria 10 FPGA 的內核電壓規格示例。雖然這些數字是Arria 10特有的數據，但它們代表了其他 FPGA 內核電壓要求。電壓範圍為標稱電壓另加±3.3％的容差。在此電壓窗口 內

，FPGA會正常運行

，但問題的全貌要複雜得多。

 

表1. Altera Arria 10內核電壓規格

 

注意標有“SmartVID”的行，其電壓範圍為 0.82 V 至 0.93 V。這表示，當 FPGA 通過 SmartVID2 接口（詳見後文）請求自身的內核電壓 時
，FPGA 可以接受的各種電壓。該 SmartVID 規格表明了有關 FPGA 的一個基本事實：FPGA 可以在不同電壓下運行，具體取決於其特 定的製造容差以及采用的特定邏輯設計。FPGA的靜態電壓可能各不相同。電源必須具備響應和適應能力。

 

設計目標是產生恰好能滿足編程功能需求的性能水平
，不消耗不必要的功率。根據半導體的物理特性以及 Altera
、Xilinx®（圖1）和 其他公司公布的數據可知，動態和靜態功率會隨著內核 VDD 的增加而顯著提高，因此我們的目標是確保，給 FPGA 提(ti)供(gong)的(de)電(dian)壓(ya)剛(gang)好(hao)達(da)到(dao)其(qi)時(shi)序(xu)要(yao)求(qiu)即(ji)可(ke)。功(gong)耗(hao)過(guo)大(da)無(wu)助(zhu)於(yu)提(ti)高(gao)性(xing)能(neng)。實(shi)際(ji)上(shang)，功(gong)耗(hao)過(guo)多(duo)會(hui)使(shi)情(qing)況(kuang)變(bian)得(de)更(geng)糟(zao)，因(yin)為(wei)晶(jing)體(ti)管(guan)泄(xie)漏(lou)電(dian)流(liu)隨(sui)著(zhe)溫(wen)度(du)的(de)升(sheng)高(gao)而(er)增(zeng)加(jia)
，從(cong)而(er)消(xiao)耗(hao)更(geng)多(duo)不(bu)必(bi)要(yao)的(de)功(gong)率(lv)。由(you)於(yu)這(zhe)些(xie)原(yuan)因(yin)
，當(dang)務(wu)之(zhi)急(ji)是(shi)優(you) 化設計和工作點的電壓。

 

圖1. Xilinx Virtex V功率與內核VCC。

 

這種優化過程需要非常精確的電源才能獲得成功。必須將調節器 誤差納入誤差預算，並從可用於優化的可用電壓範圍中減去。如 果內核電壓降至要求電壓以下，則FPGA可能因時序錯誤而發生 故障。如果內核電壓漂移至最大規格值以上
，結果可能會損壞 FPGA，或者可能會在邏輯中形成保持時間故障。為了防止所有 這些情況，必須考慮電源容差範圍
，並且指令電壓必須保持在 規格限值以內。

 

問題是大多數電源調節器都不夠準確。調節電壓可能是指令電壓 容差範圍內的任何電壓，可能隨負載條件、溫度和老化而漂移。 保證 ±2％ 容差的電源可以在 4％ 的電壓窗口內任意調節電壓。為 了補償電壓可能比下限值低2％ 的問題，必須將指令電壓提高到 比時序要求 2％的水平。如果調節器然後漂移到比指令電壓高 2％ 的水平，它將在比該工作點所需的最小電壓高 4％ 的水平運行。這仍然符合FPGA的指定電壓要求

，但卻浪費了大量功率（圖2）。

 

圖2. 電源調節器容差權衡。

 

解決辦法是選擇能支持更嚴格的電壓容差的電源調節器。容差 為±0.5％的調節器可以在要求工作頻率下
，在更接近最小規格要 求的範圍內工作，並且保證與所需電壓的偏離幅度小於1％。這 種情況下，FPGA會正常工作，並且其功耗將達到該工作條件下 的最低水平。

 

LTC388x 係列電源控製器可在較寬的可配置電壓範圍內，保證調 節輸出電壓容差優於±0.5％。LTC297x 係列電源係統管理器可保證 調整後的電壓調節器容差優於±0.25％。在這些精度條件下
，對於FPGA，顯然都能使其功耗與性能之間達到最佳平衡。

 

熱管理 

 

就電源精度而言，一個更微妙的意義體現在熱預算當中。由於靜 態功耗遠遠沒有達到可以忽略不計的程度，因此FPGA即使在無所 事事的情況下也會升溫。溫度升高會導致更多的靜態功耗，從而 進一步提高工作溫度（圖3）。向電源添加不必要的電壓隻會使該 問題變得更加糟糕。不準確的電源需要工作電壓保護段，確保有 足夠的電壓來完成此項工作。由容差
、係統組件變化和工作溫度 的變化引起的電源電壓不確定性可能產生明顯高於所需最小值的 電壓。當施加到FPGA時，這種額外的電壓可能導致熱效應，甚至 可能在高處理負載下導致熱失控。

 

圖3. 電源電流與工作溫度的關係。

 

補救措施是選擇一種非常精確的電源，該電源僅產生恰當且不超過必要的電壓

，這正是 ADI 電源係統管理 (PSM) 器件所擅長的。

 

SmartVID   

 

SmartVID 是 Altera 公司出品的一種技術
，該技術用於按照FPGA本身 的要求，為每個 FPGA 提供最佳電壓。FPGA 內部有一個寄存器
，其 中包含一個因器件而異的電壓（已在出廠中編程），可保證 FPGA 高效運行。FPGA 內部編譯的一項IP功能可以讀取該寄存器
，並通過 外部總線向電源發出請求，要求提供這個精確的電壓（圖4）。一 旦達到電壓要求，它就會在運行期間保持靜止。

 

圖4. Altera SmartVID結構。

 

SmartVID 應用對電源的要求包括特定的總線協議
、電壓精度和速 度。總線協議是 FPGA 用於將其所需電壓傳送到功率調節器的幾 種方法之一。在可用的方法中，PMBus 最為靈活，因為它可以 滿足最廣泛的電源管理IC的需求。SmartVID IP 使用兩個 PMBu s指令：VOUT_MODE 和VOUT_COMMAND，用於命令符合 PMBus 標準的功率調節器達到正確的電壓。 

 

調節器的電壓精度和速度要求包括自主引導電壓（在PMBus激活之 前），能每10毫秒接受一個新電壓指令，在電壓調整階段每 10 毫秒能步進 10 mV，並且能在10毫秒的步進時間內穩定在目標電壓30 mV (~3%)範圍內，最終升至指令電壓並在FPGA工作期間保持靜止。

 

雖然 Altera 使用的是 SmartVID 技術
，但業界使用的其他類似技術也 可以完成相同的任務。一種最簡單的方法是在工廠測試每塊電路板
，並在電源的非易失性存儲器中編程一個精確的電壓，優化該 特定電路板的性能。使用該技術時
，不需要進一步幹預，電源就能在正確的電壓下工作。這是搭載EEPROM 的電源管理器或控製 器的優點之一。

 

LTC388x 係列電源控製器可滿足 Altera SmartVID 的所有要求。此外，LTM4675/LTM4676/LTM4677 µModule 調節器可以輕鬆滿足這些 要求，而且通過單一緊湊的形式提供了完整的解決方案。

 

時序收斂  

 

任何邏輯模塊的計算速度均取決於其電源電壓。在限值範圍內
， 電壓越高
，性能越快。我們已經看到
，為什麼不能采用簡單的辦 法，即在最高電壓下運行，保證獲得最佳速度。另一方麵
，我們必須使工作電壓足夠高，能滿足應用需求，如圖5所示。

 

圖5. FPGA工作頻率與VDD之間的平衡關係。

 

圖5的一個重要啟示是
，當特定設計達不到其邏輯時序要求並處 於故障區域時可以采取哪些措施。通常
，在將設計轉化成硬件 之前，很難準確定義正常工作與故障之間的界限

，也無法預先 確定它將在哪個特定電壓下超過時序要求。唯一的選擇是提前確 定一個遠高於最小值的電壓

，以浪費功率為代價來保證功能；或 者設計一種靈活的電源
，以在測試時適應硬件需求，甚至在采用 SmartVID 技術的情況下，能在加電時適應硬件需求。適應未知需 求的能力使得 ADI PSM 器件的精度更具價值，因為 FPGA 設計師可以在實際設計階段和任何開發階段在功耗與性能之間進行權衡。

 

 

推薦閱讀：

 

基於超聲波傳感器的移動機器人導航設計