晶振旁邊接的兩個電容是起什麼作用
發布時間:2018-07-02 責任編輯:wenwei
【導讀】晶振旁邊接的兩個電容是起什麼作用?有人說是負載電容,是用來糾正晶體的振蕩頻率用的;有人說是啟振電容;yourenshuoqixiezhenzuoyongde。dianrongyuneibudianlugongtongzuchengyidingpinlvdezhendang,zhegedianrongshiyinglianjie,gudingpinlvnenglihenqiang,qitapinlvdeganraojiuhennanjinlaile。
講(jiang)的(de)通(tong)俗(su)易(yi)懂(dong)一(yi)點(dian),用(yong)一(yi)個(ge)曾(zeng)經(jing)聽(ting)過(guo)的(de)笑(xiao)話(hua)來(lai)比(bi)喻(yu),大(da)概(gai)意(yi)思(si)就(jiu)是(shi)本(ben)飛(fei)機(ji)被(bei)我(wo)劫(jie)持(chi)了(le),其(qi)他(ta)劫(jie)持(chi)者(zhe)等(deng)下(xia)次(ci)吧(ba)。這(zhe)個(ge)電(dian)容(rong)就(jiu)是(shi)本(ben)次(ci)劫(jie)機(ji)者(zhe)。
jingzhendianluqishishigedianrongsandianshizhendangdianlu,shuchushizhengxuanbojingtidengxiaoyudiangan,jialianggecaolufenyadianrong,shuruduandedianrongyuexiao,zhengfankuiliangyueda。fuzaidianrongmeigejingzhendouhuiyoudecanshu,liruwendingdushiduoshaoPPM,部分人會稱之為頻差,單位都是PPM,負載電容是多少PF等。當晶振接到震蕩電路上 在震蕩電路所引入的電容不符合晶振的負載電容的容量要求時 震蕩電路所出的頻率就會和晶振所標的頻率不同

再舉例說明:
一個4.0000MHz +-20PPM 負載電容是16PF 的晶振;
當負載電容是10PF時 震蕩電路所出的頻率就可能會是4.0003MHz;
當負載電容是20PF時 震蕩電路所出的頻率就可能會是3.9997MHz;
在一些對頻率精度要求高的電路上如PLL的基準等。。。就是並多個可調電容來微調頻率的;
如果對頻率精度要求不高就用固定電容就行了;
晶振負載電容一般有2種接法 1 並聯在晶振上 2 串聯在晶振上 ;
第2種比較常用 2個腳都接一個電容對交流地。
晶jing體ti元yuan件jian的de負fu載zai電dian容rong是shi指zhi在zai電dian路lu中zhong跨kua接jie晶jing體ti兩liang端duan的de總zong的de外wai界jie有you效xiao電dian容rong。是shi指zhi晶jing振zhen要yao正zheng常chang震zhen蕩dang所suo需xu要yao的de電dian容rong。一yi般ban外wai接jie電dian容rong,是shi為wei了le使shi晶jing振zhen兩liang端duan的de等deng效xiao電dian容rong等deng於yu或huo接jie近jin負fu載zai電dian容rong。要yao求qiu高gao的de場chang合he還hai要yao考kao慮lvic輸(shu)入(ru)端(duan)的(de)對(dui)地(di)電(dian)容(rong)。應(ying)用(yong)時(shi)一(yi)般(ban)在(zai)給(gei)出(chu)負(fu)載(zai)電(dian)容(rong)值(zhi)附(fu)近(jin)調(tiao)整(zheng)可(ke)以(yi)得(de)到(dao)精(jing)確(que)頻(pin)率(lv)。此(ci)電(dian)容(rong)的(de)大(da)小(xiao)主(zhu)要(yao)影(ying)響(xiang)負(fu)載(zai)諧(xie)振(zhen)頻(pin)率(lv)和(he)等(deng)效(xiao)負(fu)載(zai)諧(xie)振(zhen)電(dian)阻(zu)。
晶振的負載電容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg為分別接在晶振的兩個腳上和對地的電容,Cic(集成電路內部電容)+△C(PCB上電容).就是說負載電容15pf的話,兩邊個接27pf的差不多了,一般a為6.5~13.5pF
各(ge)種(zhong)邏(luo)輯(ji)芯(xin)片(pian)的(de)晶(jing)振(zhen)引(yin)腳(jiao)可(ke)以(yi)等(deng)效(xiao)為(wei)電(dian)容(rong)三(san)點(dian)式(shi)振(zhen)蕩(dang)器(qi)。晶(jing)振(zhen)引(yin)腳(jiao)的(de)內(nei)部(bu)通(tong)常(chang)是(shi)一(yi)個(ge)反(fan)相(xiang)器(qi),或(huo)者(zhe)是(shi)奇(qi)數(shu)個(ge)反(fan)相(xiang)器(qi)串(chuan)聯(lian)。在(zai)晶(jing)振(zhen)輸(shu)出(chu)引(yin)腳(jiao)XO 和晶振輸入引腳 XI 之間用一個電阻連接,對於 CMOS 芯片通常是數 M 到數十 M 歐之間.很hen多duo芯xin片pian的de引yin腳jiao內nei部bu已yi經jing包bao含han了le這zhe個ge電dian阻zu,引yin腳jiao外wai部bu就jiu不bu用yong接jie了le。這zhe個ge電dian阻zu是shi為wei了le使shi反fan相xiang器qi在zai振zhen蕩dang初chu始shi時shi處chu與yu線xian性xing狀zhuang態tai,反fan相xiang器qi就jiu如ru同tong一yi個ge有you很hen大da增zeng益yi的de放fang大da器qi, yibianyuqizhen。shiyingjingtiyelianjiezaijingzhenyinjiaodeshuruheshuchuzhijian,dengxiaoweiyigebinglianxiezhenhuilu,zhendangpinlvyinggaishishiyingjingtidebinglianxiezhenpinlv。jingtipangbiandelianggedianrongjiedi, 實(shi)際(ji)上(shang)就(jiu)是(shi)電(dian)容(rong)三(san)點(dian)式(shi)電(dian)路(lu)的(de)分(fen)壓(ya)電(dian)容(rong),接(jie)地(di)點(dian)就(jiu)是(shi)分(fen)壓(ya)點(dian)。以(yi)接(jie)地(di)點(dian)即(ji)分(fen)壓(ya)點(dian)為(wei)參(can)考(kao)點(dian),振(zhen)蕩(dang)引(yin)腳(jiao)的(de)輸(shu)入(ru)和(he)輸(shu)出(chu)是(shi)反(fan)相(xiang)的(de),但(dan)從(cong)並(bing)聯(lian)諧(xie)振(zhen)回(hui)路(lu)即(ji)石(shi)英(ying)晶(jing)體(ti)兩(liang)端(duan)來(lai)看(kan),形(xing)成(cheng)一(yi)個(ge)正(zheng)反(fan)饋(kui)以(yi)保(bao)證(zheng)電(dian)路(lu)持(chi)續(xu)振(zhen)蕩(dang)。在(zai)芯(xin)片(pian)設(she)計(ji)時(shi),這(zhe)兩(liang)個(ge)電(dian)容(rong)就(jiu)已(yi)經(jing)形(xing)成(cheng)了(le),一(yi)般(ban)是(shi)兩(liang)個(ge)的(de)容(rong)量(liang)相(xiang)等(deng),容(rong)量(liang)大(da)小(xiao)依(yi)工(gong)藝(yi)和(he)版(ban)圖(tu)而(er)不(bu)同(tong),但(dan)終(zhong)歸(gui)是(shi)比(bi)較(jiao)小(xiao),不(bu)一(yi)定(ding)適(shi)合(he)很(hen)寬(kuan)的(de)頻(pin)率(lv)範(fan)圍(wei)。外(wai)接(jie)時(shi)大(da)約(yue)是(shi)數(shu) PF 到數十 P,依頻率和石英晶體的特性而定。需要注意的是:這兩個電容串聯的值是並聯在諧振回路上的,會影響振蕩頻率。當兩個電容量相等時,反饋係數是 0.5, 一般是可以滿足振蕩條件的,但如果不易起振或振蕩不穩定可以減小輸入端對地電容量,而增加輸出端的值以提高反饋量。
設計考慮事項:
1.使晶振、外部電容器(如果有)與 IC之間的信號線盡可能保持最短。當非常低的電流通過IC晶振振蕩器時,如果線路太長,會使它對EMC、ESD與串擾產生非常敏感的影響。而且長線路還會給振蕩器增加寄生電容。
2.盡可能將其它時鍾線路與頻繁切換的信號線路布置在遠離晶振連接的位置。
3.當心晶振和地的走線
4.將晶振外殼接地
如果實際的負載電容配置不當,第一會引起線路參考頻率的誤差。另外如在發射接收電路上會使晶振的振蕩幅度下降(不在峰點),影響混頻信號的信號強度與信噪。
當波形出現削峰,畸變時,可增加負載電阻調整(幾十K到幾百K),要穩定波形是並聯一個1M左右的反饋電阻。
推薦閱讀:
特別推薦
- 噪聲中提取真值!瑞盟科技推出MSA2240電流檢測芯片賦能多元高端測量場景
- 10MHz高頻運行!氮矽科技發布集成驅動GaN芯片,助力電源能效再攀新高
- 失真度僅0.002%!力芯微推出超低內阻、超低失真4PST模擬開關
- 一“芯”雙電!聖邦微電子發布雙輸出電源芯片,簡化AFE與音頻設計
- 一機適配萬端:金升陽推出1200W可編程電源,賦能高端裝備製造
技術文章更多>>
- 貿澤EIT係列新一期,探索AI如何重塑日常科技與用戶體驗
- 算力爆發遇上電源革新,大聯大世平集團攜手晶豐明源線上研討會解鎖應用落地
- 創新不止,創芯不已:第六屆ICDIA創芯展8月南京盛大啟幕!
- AI時代,為什麼存儲基礎設施的可靠性決定數據中心的經濟效益
- 矽典微ONELAB開發係列:為毫米波算法開發者打造的全棧工具鏈
技術白皮書下載更多>>
- 車規與基於V2X的車輛協同主動避撞技術展望
- 數字隔離助力新能源汽車安全隔離的新挑戰
- 汽車模塊拋負載的解決方案
- 車用連接器的安全創新應用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall
熱門搜索
Future
GFIVE
GPS
GPU
Harting
HDMI
HDMI連接器
HD監控
HID燈
I/O處理器
IC
IC插座
IDT
IGBT
in-cell
Intersil
IP監控
iWatt
Keithley
Kemet
Knowles
Lattice
LCD
LCD模組
LCR測試儀
lc振蕩器
Lecroy
LED
LED保護元件
LED背光




