【導讀】現(xian)代(dai)半(ban)導(dao)體(ti)工(gong)藝(yi)極(ji)其(qi)複(fu)雜(za)，包(bao)含(han)成(cheng)百(bai)上(shang)千(qian)個(ge)互(hu)相(xiang)影(ying)響(xiang)的(de)獨(du)立(li)工(gong)藝(yi)步(bu)驟(zhou)。在(zai)開(kai)發(fa)這(zhe)些(xie)工(gong)藝(yi)步(bu)驟(zhou)時(shi)
，上(shang)遊(you)和(he)下(xia)遊(you)的(de)工(gong)藝(yi)模(mo)塊(kuai)之(zhi)間(jian)常(chang)出(chu)現(xian)不(bu)可(ke)預(yu)期(qi)的(de)障(zhang)礙(ai)
，造(zao)成(cheng)開(kai)發(fa)周(zhou)期(qi)延(yan)長(chang)和(he)成(cheng)本(ben)增(zeng)加(jia)。本文中，我們將討論如何使用 SEMulator3D®中的實驗設計 (DOE) 功能來解決這一問題。

SEMulator3D 工藝建模在開發早期識別工藝和設計問題，減少了開發延遲
、晶圓製造成本和上市時間

現(xian)代(dai)半(ban)導(dao)體(ti)工(gong)藝(yi)極(ji)其(qi)複(fu)雜(za)，包(bao)含(han)成(cheng)百(bai)上(shang)千(qian)個(ge)互(hu)相(xiang)影(ying)響(xiang)的(de)獨(du)立(li)工(gong)藝(yi)步(bu)驟(zhou)。在(zai)開(kai)發(fa)這(zhe)些(xie)工(gong)藝(yi)步(bu)驟(zhou)時(shi)

，上(shang)遊(you)和(he)下(xia)遊(you)的(de)工(gong)藝(yi)模(mo)塊(kuai)之(zhi)間(jian)常(chang)出(chu)現(xian)不(bu)可(ke)預(yu)期(qi)的(de)障(zhang)礙(ai)，造(zao)成(cheng)開(kai)發(fa)周(zhou)期(qi)延(yan)長(chang)和(he)成(cheng)本(ben)增(zeng)加(jia)。本(ben)文(wen)中(zhong)，我(wo)們(men)將(jiang)討(tao)論(lun)如(ru)何(he)使(shi)用(yong) SEMulator3D®中的實驗設計 (DOE) 功能來解決這一問題。

在 3D NAND 存cun儲chu器qi件jian的de製zhi造zao中zhong，有you一yi個ge關guan鍵jian工gong藝yi模mo塊kuai涉she及ji在zai存cun儲chu單dan元yuan中zhong形xing成cheng金jin屬shu柵zha極ji和he字zi線xian。這zhe個ge工gong藝yi首shou先xian需xu要yao在zai基ji板ban上shang沉chen積ji數shu百bai層ceng二er氧yang化hua矽gui和he氮dan化hua矽gui交jiao替ti堆dui疊die層ceng。其qi次ci，在zai堆dui疊die層ceng上shang以yi最zui小xiao圖tu形xing間jian隔ge來lai圖tu形xing化hua和he刻ke蝕shi存cun儲chu孔kong陣zhen列lie。此ci時shi
，每mei層ceng氮dan化hua矽gui（即將成為字線）的de外wai表biao變bian得de像xiang一yi片pian瑞rui士shi奶nai酪lao。在zai這zhe些xie工gong藝yi步bu驟zhou中zhong，很hen難nan實shi現xian側ce壁bi剖pou麵mian控kong製zhi，因yin為wei刻ke蝕shi工gong藝yi中zhong深shen寬kuan比bi較jiao高gao，且qie存cun儲chu單dan元yuan孔kong需xu要yao極ji大da的de深shen度du。因yin此ci，刻ke蝕shi工gong藝yi中zhong可ke能neng會hui出chu現xian彎wan折zhe、扭曲等偏差。從堆疊層頂部到底部
，存儲單元孔直徑和孔間隔可存在最高25%的偏差。

zaicunchudanyuankongzhongchenjicunchudanyuancailiaohou，zaiqukuaiwaibianyuanshangtuxinghuahekeshiyixiliezhaichangdexiafenggoucao。zhediercikeshibaoluchuxiafenggoucaocebizhongdexishengdanhuaguihou
，duiqicongbianyuandaozhongjianjinxinghengxiangkeshi

，zhizhiwanquanquchu。(1) 隨後
，沉積阻擋層化合物內襯和導電金屬，填充氮化矽層邊緣到中間的空間。這一工藝會生成金屬柵極存儲器單元和字線。(2) 從外部存儲單元孔到狹縫溝槽內邊緣的距離稱為“軌距”（如圖1）。該(gai)導(dao)通(tong)路(lu)徑(jing)提(ti)供(gong)一(yi)條(tiao)沿(yan)字(zi)線(xian)外(wai)邊(bian)緣(yuan)的(de)低(di)電(dian)阻(zu)傳(chuan)導(dao)通(tong)路(lu)。字(zi)線(xian)很(hen)長(chang)，通(tong)常(chang)等(deng)於(yu)存(cun)儲(chu)區(qu)塊(kuai)的(de)整(zheng)個(ge)長(chang)度(du)。為(wei)了(le)維(wei)持(chi)所(suo)需(xu)的(de)存(cun)儲(chu)器(qi)開(kai)關(guan)速(su)度(du)
，需(xu)要(yao)對(dui)字(zi)線(xian)電(dian)阻(zu)進(jin)行(xing)高(gao)度(du)控(kong)製(zhi)。

圖1：虛擬模型實驗的俯視圖，每次實驗（a、b和c）設置不同的實驗條件。a) 模型中有較大存儲單元孔、有空隙
、無字線導通路徑。字線空隙標紅。由於存儲單元孔間距較小
，空隙引發封閉。b) 模型中有較大存儲單元孔

、字線導通路徑正常、無空隙。c) 模型中有正常大小存儲單元孔、字線導通路徑正常。

我們使用 SEMulator3D 模型以更好地研究 3D NAND 中字線電阻的影響因素。該研究表明，僅因為去除了存儲單元孔中的導電材料，造成的 3D NAND 字線電阻遠大於預期值。這表明，去除犧牲氮化矽，或用導電金屬替換犧牲氮化矽的過程會形成空隙
，從而增加字線電阻。SEMulator3D 虛擬模型顯示，如果存儲單元孔過大
，或孔間隔過窄，通向字線內部的橫向沉積通路將被封閉
，並在導電金屬中形成空隙（如圖2）。

圖2：SEMulator3D 虛(xu)擬(ni)模(mo)型(xing)展(zhan)示(shi)了(le)字(zi)線(xian)邊(bian)緣(yuan)的(de)三(san)平(ping)麵(mian)橫(heng)截(jie)麵(mian)圖(tu)。金(jin)屬(shu)導(dao)體(ti)填(tian)充(chong)沒(mei)有(you)從(cong)狹(xia)縫(feng)溝(gou)槽(cao)邊(bian)緣(yuan)的(de)封(feng)閉(bi)處(chu)持(chi)續(xu)到(dao)字(zi)線(xian)中(zhong)心(xin)。電(dian)流(liu)僅(jin)通(tong)過(guo)內(nei)襯(chen)

，從(cong)字(zi)線(xian)中(zhong)心(xin)傳(chuan)導(dao)到(dao)封(feng)閉(bi)處(chu)。

我們使用 SEMulator3D 工藝模型，以不同的存儲單元孔直徑、軌距和空隙定位，進行了200次虛擬模型實驗。用 SEMulator3D 電性分析軟件包模擬了字線電阻，隨後從虛擬模型實驗中提取字線電阻
，並繪製了電阻增加百分比與軌距、存儲單元孔徑增加和帶有空隙的對比圖（如圖3）。

圖3顯示了空隙形成對字線電阻的影響。如果比較無空隙時的字線電阻增加（紅線）和存在空隙時的字線電阻增加（藍線）
，空隙的影響比較明顯。不考慮存儲孔大小

，空隙的存在使字線電阻增加了55%。增加外軌距後，存儲單元孔大小對字線電阻的影響減少200%，並將引入空隙對字線電阻的影響降低到可以忽略不計的程度。結果表明
，字線電阻隨存儲孔大小增加而增加。

圖3：字線電阻增加（單位：百分比）與存儲單元孔直徑增加（單位：百分比）和軌距（單位：nm）的關係圖。紅線表示模型中包含字線空隙的結果（正確）
，藍線表示模型中刪除字線空隙並對其填充的結果（錯誤）。

隨(sui)著(zhe)軌(gui)距(ju)趨(qu)於(yu)零(ling)

，迫(po)使(shi)更(geng)多(duo)電(dian)流(liu)流(liu)入(ru)字(zi)線(xian)內(nei)部(bu)區(qu)域(yu)。當(dang)存(cun)儲(chu)孔(kong)尺(chi)寸(cun)增(zeng)加(jia)時(shi)，空(kong)隙(xi)尺(chi)寸(cun)增(zeng)加(jia)，低(di)電(dian)阻(zu)導(dao)電(dian)金(jin)屬(shu)和(he)較(jiao)高(gao)電(dian)阻(zu)的(de)阻(zu)擋(dang)層(ceng)化(hua)合(he)物(wu)內(nei)襯(chen)間(jian)的(de)體(ti)積(ji)減(jian)小(xiao)（如圖4）。當保留字線軌距時，字線電阻對存儲孔尺寸和金屬空隙的依賴降至最低。

圖4：虛擬模型實驗中的電流密度俯視圖
，每項設定（如圖a、b和c所示）根據不同實驗有所變化（參閱圖1）。a) 導通路徑不連續

，導致電流流入字線內部。b) 存儲孔大小與圖a中的一致，但較寬的導通路徑使電流沿著字線外邊緣流動。c) 字線軌距產生更均勻的電流密度圖形。

使用 SEMulator3D 空隙定位，虛擬模型可以在不考慮存儲孔大小的情況下，預測空隙對字線電阻的影響。在實際的矽晶圓工藝中，沒有辦法在 3D NAND 工藝開發中對空隙形成和存儲單元孔大小進行分離實驗。SEMulator3D 可實現晶圓廠中很難或者不可能進行的實驗。

我們用 SEMulator3D 工藝建模模擬了 3D NAND 字(zi)線(xian)形(xing)成(cheng)工(gong)藝(yi)。我(wo)們(men)觀(guan)察(cha)到(dao)
，上(shang)遊(you)存(cun)儲(chu)單(dan)元(yuan)空(kong)隙(xi)模(mo)塊(kuai)會(hui)對(dui)下(xia)遊(you)字(zi)線(xian)形(xing)成(cheng)模(mo)塊(kuai)產(chan)生(sheng)負(fu)麵(mian)影(ying)響(xiang)，並(bing)導(dao)致(zhi)字(zi)線(xian)電(dian)阻(zu)的(de)急(ji)劇(ju)增(zeng)加(jia)。通(tong)過(guo)虛(xu)擬(ni)模(mo)型(xing)
，我(wo)們(men)得(de)以(yi)模(mo)擬(ni)上(shang)遊(you)和(he)下(xia)遊(you)模(mo)塊(kuai)間(jian)存(cun)在(zai)的(de)問(wen)題(ti)，並(bing)用(yong)多(duo)次(ci)實(shi)驗(yan)探(tan)索(suo)潛(qian)在(zai)的(de)解(jie)決(jue)方(fang)案(an)（在我們的案例中，解決方案涉及設計上的調整）。SEMulator3D 工藝建模可以在開發早期識別工藝和設計問題
，其間無需大量的矽晶圓實驗，這減少了開發延遲
、晶圓製造成本和上市時間。

參考資料：

[1] Handy, “An Alternative Kind of Vertical 3D NAND String”, Jim Handy, Objective Analysis, on Semiconductor Memories, Nov 8, 2013.

[2] A. Goda, “Recent Progress on 3D NAND Flash Technologies”, Electronics2021, 10(24), 3156.

(作者：泛林集團 Semiverse Solutions 部門半導體工藝與整合部經理 Brett Lowe)

免責聲明：本文為轉載文章
，轉載此文目的在於傳遞更多信息

，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

在後量子計算時代， 是否能縮短暴力攻擊攻破係統所需的時間
？

觸發器輸出波形又是如何的呢？

可控矽整流器什麼時候開始導通？

脈衝產生電路之多諧振蕩器

寄生天線耦合器有什麼用途？